Устройство для контроля цифровых блоков

ОП ИСАНИЕИЗОВРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советск ихСоцнапистическикРеспубпии и 943733(61) Дополнительное к авт. сана-ву(22) За я влено 26. 12. 80 (21) 322292 М 18-21 тс присоединением заявки МОпубликовано 15.07.82, Бюллетень Юе 26 ао диим нзабретенкй к аткрытнйДата опубликования описания 18.07.82(5 ч) УСРОйС 1 ВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫ БЛОКОВ 1Изобретение относится к вычислительной технике, может быть использовано в системе контроля, обеспечивая увеличение достоверности и сокращение времени проверки партий однотипных блоков.Известно устройство, содержащее блок памяти тестов, блок управления, блок индикации, блок сравнения, соединенный с блоком индикации, выходы блока управления соединены со входами блока памяти тестов и блока индикации 11Недостатком устройства является значительные аппаратурные затраты на проверку эталонной схемы, а также низкая производительность, обеспечивающая контроль не более двух схемНаиболее близким по технической сущности к изобретению является устройство, содержащее блок индикации, блок управления, блок памяти эталонных реакций, блок сравнения, комму 2татор, блок памяти тестов, причемпервый выход блока памяти эталонныхреакций подключен к первому входублока сравнения, второй вход которого подключен к выходу коммутатора,вход которого подключен к первомувыходу блока управления 12 .Недостатком известного устройстваявляется невозможность контролироовать й однотипных блоков. При серийном производстве характерно повторение одинаковых ошибок при монтажеоднотипных блоков.Целью изобретения является расширение области применения, за счетосуществления контроля Функционирования И однотипных блоков.Поставленная цель достигается тем,что в устройство, содержащее блок щ индикации, счетчик тестов, блок памяти эталонных реакций, блок сравнения,коммутатор, блок управления, блок1 памяти тестов, причем первый выходблока управления подключен к первому25 клавиатуры и к первым входам первогои второго элементов ИЛИ, первоготриггера, счетчика адресов тестов исчетчика адресов эталонных реакций,третий выход клавиатуры подключен кпервому входу третьего элемента ИЛИ,второй вход которого подключен квыходу схемы сравнения, ко второму входу первого элемента ИЛИ и к первому входу первого элемента И, второйвход которого подключен к выходупервого триггера, второй вход которого является первым входом блока управвходу блока индикации, первый вход и второй выход блока управления подклюцены соответственно к первому выходу и входу счетчика тестов, выходы ц контролируемых блоков подключены к группе входов коммутатора, (П+1)-и вход которого подключен к третьему выходу блока управления, выход коммутатора подключен к первому входу блока сравнения, введены счетчик о контролируемых блоков, два элемента И, причем выходы первого и второго элементов И подключены соответственно ко второму и третьему входам блока индикации, выход блока сравне ния подключен к первым входам первого и второго элементов И, вторые входы которых подключены соответственно ко второму выходу счетчика тестов к первому выходу счетчика контролируемых блоков, второй выход которого подключен ко второму входу блока упрааления, четвертый и пятый выходы которого соответственно к первому и второму входам счетчика контролируемых блоков, пятый выход блока управления подключен ко входу блока памяти тестов, выход которого подключен ко входам контролируемых блоков, второй вход блока сравнения подключен к выходу блока памяти эталонных реакций, вход которого подключен к шестому выходу блока управления, причем блок управления содержит генератор импульсов, формирователь импульсов, пять элементов И, счетчик35 адресов эталонных реакций, счетчик адресов тестов, шифратор, два регистра сдвига, три триггера, элемент задержки, три элемента ИЛИ, схему сравю нения, регистр количества контролируемых блоков, клавиатуру, причем первый выход клавиатуры подключен к первому входу регистра количества контролируемых блоков, второй вход которого подключен ко второму выходу45 ления, четвертый выход клавиатуры является четвертым выходом блока управления., пятый выход клавиатуры подключен ко входу шифратора, выход которого является вторым выходом блока управления, шестой выход клавиатуры подключен ко входу формирователя импульсов, выход которого подключен к первым входам второго и третьего элементов И, выходы второго и третьего элементов ИЛИ подключены к первому и второму входам второго триггера, выход которого подключен к первому входу четвертого элемента И, второй вход которого подключен к выходу генератора импульсов и к первому входу пятого элемента И, второй вход которого подключен к выходу третьего триггера, первый вход которого подключен к выходу первого элемента ИЛИ и к входу элемента задержки, выход которого подключен к первому входу регистра сдвига, второй вход которого подключен к выходу пятого элемента И и является четвертым выходом блока управления, выход первого регистра сдвига является третьим выходом блока управления, выход регистра количества контролируемых блоков подключен к первому входу схемы сравнения, второй вход которого является вторым входом блока управления, выход первого элемента И подключен ко второму и третьему входам соответственно второго и первого элементов ИЛИ и является первым выходом блока управления, третий вход второго элемента ИЛИ подключен к первому выходу второго регистра, сдвига и ко второму входу третьего триггера, выход четвертого элемента И подключен ко входу второго регистра сдвига, второй выход которого подключен к второму входу счетчика адресов теста и является вторым выходом блока упоавления, третий выход второго регистра сдвига подключен ко второму входу счетчика адресов эталонных реакций, седьмой и восьмой выходы клавиатуры подключены соответственно ко вторым входам второго и третьего элементов И, выходы счетчика адресов тестов и второго элемента И являются пятым выходом блока управления, выходы счетчика, адресов эталонных реакций и третьего элемента И являются шестым выходом блока управления.На фиг, 1 приведена структурная схема устройства;. на фиг. 210 управ структурнаяления.Устройство (фиг. 1) состоит изблока 1 индикации, элемента 2 И, эле.мента 3 И, счетчика 4 тестов, счетчика 5 контролируемых блоков, блока6 памяти эталонов реакций, блока 7сравнения, коммутатора 8, нескольких контролируемых блоков 9, блока10 управления, блока 11 памяти тестов,Блок управления (фиг. 2) состоитиз триггера 12, логического элемента И 13, регистра сдвига 14, счетчика 15 адресов тестов, логическогоэлемента И 16, счетчика 17 адресовэталонных реакций, логического элемента И 18, формирователя 19 импульса, триггера 20, элемента задержки 21, шифратора 22, генератора импульсов 23, логического элементаИ 24, регистра сдвига 25, логического элемента ИЛИ 26, триггера 27,схемы сравнения 28, логического элемента И 29, логических элементов 30)и 31, регистра 32 количества контролируемых блоков, клавиатуры 33.Блок 1 индикации предназначен длярегистрации результатов контроля проверяемых блоков и их визуальногоотображения Блок 1 в общем случаеможет быть построен на базе стандартных приборов. Так, например,в качестве блока 1 может быть использован телеграфныйаппарат или алфавитно-цифровое печатающее устройство. Для удобства оператора в состав блока может быть введен индикатор на вакуумных люминесцентных илидругих индикаторных элементах.Элемент И 2 предназначен для коммутации канала выдачи на индикаторномеров тестов, не прошедших черезконтролируемые блоки.Элемент И 3 предназначен для коммутации канала выдачи на индикаторномеров неисправных контролируемыхблоков.Счетчик тестов 4 представляет собой суммирующий счетчик с одним входом и предназначен для подсчета тестов выданных на контролируемые блоки.Счетчик 5 контролируемых блоковпредставляет собой суммирующий счетчик с одним входом и предназначендля счета контролируемых блоков,Блок 6 памяти эталонов реакцийсостоит из запоминающих элементов,предназначенных для хранения и выдачи эталонов, предназначенных дляхранения и выдачи эталонов реакций,Блок 7 сравнения представляет собой логическую схему совпадения,назначение которой состоит в выявлении факта совпадения или несовпадения реакции на тест, выдаваемойконтролируемым блоком с ее эталонным 1 о значением, полученным из блока 6.Коммутатор 8 представляет собойнабор ключей на базе логических элементов И и ИЛИ, обеспечивающий выдачу на блок 7 сравнения реакций на 5 контролирующие тесты с контролируемых блоков.Блоки 9 - контролируемые блоки.Блок .10 управления предназначендля выработки управляющих сигналов исинхронизации работы всего устройства.Блок 11 памяти тестов состоит иззапоминающих элементов, предназнаценнь 1 х для хранения и выдачи тестов у на контролируемые блоки 9.Устройство работает следующимобразом.Перед началом работы с блока 10управления осуществляется ввод в блоки 11 и 6 памяти тестов и эталоновреакций в соответствии с последовательностью тестов и эталонов реакцийна тесты контролируемых блоков, всчетчик 5 контролируемых блоков-числа, соответствующего количеству контролируемых блоков, а в счетцик 4тестов-числа (в дополнительном коде),соответствующего количеству контрольных тестов при помощи которых осу ществляется контроль блоков. С блока10 управления осуществляется запускустройства, при этом из блока 11 памяти на входы контролируемых блоков выдается первый контрольный тест, ана один из входов блока 7 сравненияэталон реакции контролируемых блоковна этот тест из блока 6 памяти, Посигналам блока 10 управления коммутатор 8 осуществляет последовательное 50подключение выходов контролируемыхблоков ко второму входу блока 7 сравнения. Одновременно в счетчике 5 осуществляется счет подключаемых к блоку 7 сравнения контролируемых блоков. При положительных результатахсравнения реакций контролируемых блоков с эталонами блок 7 формирует запрещающий сигнал на управляющих входах групп логических элементов И 2 и 37 937В результате со счетчиков 1 и 7в блок 1 индикации никакая информация не поступает. В случае несравнения реакции какого-либо контролируемого блока с эталоном блок 7 срав нения подает разрешающий сигнал на группы логических элементов И 2, 3 и в блок 1 индикации поступает информация о непрохождении определенного теста, При этом контроль данным 0 тестом последующих блоков не нарушается.После окончания контроля данным тестом последнего контролируемого блока блок 10 управления Формирует . 15 сигнал в блок 11 памяти,о выдаче на контролируемые блоки 9 очередноготеста и цикл контроля повторяется.Окончание проверки контролируемых блоков 9 последним тестом Фиксирует" 20 ся блоком 1 индикации по сигналу, поступающему в него с блока 19 управления и формируемого последним по сигналу со счетчика 1 тестов.Таким образом, цикл контроля под ключенных к устройству контролируемых блоков 9 всеми контрольными тестами завершен. В,блоке 1 индикации зафиксированы все номера неисправных контролируемых блоков и тестов, которы. ми обнаружены неисправности, Поиск конкретных мест неисправностей в выявленных неисправных блоках осуществляется по диагностическим таблицам,Блок 10 управления работает следующим образом.Перед началом работы устроиствапо сигналам с клавиатуры 33 из формирователя 19 импульса через логические элементы И 16 и 18 осуществля ется запись контрольных тестов и эталонов реакций контролируемых блоков 9 соответственно в блоки 11 и 6, В регистр 32 с клавиатуры 33 вводится число, соответствующее количеству одновременно контролируемых блоков. С помощью клавиатуры 33 и шифратора 22 Формируется число, соответствующее количеству контрольных тестов в дополнительном коде, поступающее в счетчик ч.После окончания описанных последовательных операций нажатием на клавиатуре 33 кнопки "Пуск" триггер 27 устанавливается в "1", логический55 элемент И 2 ч разрешает поступление импульсов с генератора 23 в регистр сдвига 25. С первого выхода регистра 25 тактовый импульс поступает на 33 8счетный вход счетчика 15, которыйформирует адрес первого теста, поступающий в блок 11 памяти тестов.Аналогично по тактовому импульсусо второго выхода регистра 25 счетчиком 17 формируется адрес эталонареакции контролируемых блоков напервый тест, поступающий в блок 6памяти эталонов реакций, По тактовомуимпульсу с третьего выхода регистра 25 сдвига триггер 20 устанавливается в "1" и через логический элемент И 13 импульсы с генератора 23начинают поступать в регистр 11 сдвига, с выхода которого управляющие сигналы выдаются на коммутатор 8 дляпоследовательного подключения к блоку 7 сравнения выходов контролируемыхблоков 9,При сравнении кодов, поступающихсо счетчика 5 контролируемых блокови кода, записанного в регистре 32количества контролируемых блоков,схема сравнения 28 Формирует сигналсброса триггера 20. Логический элемент И 13 закрывается, регистр 11сдвига сбрасывается, Одновременночерез логический элемент ИЛИ 30 сигналом со схемы сравнения 28 триггер27 устанавливается в. "1", в регистр 25 сдвига с генератора 23 поступают три очередных импульса ицикл проверки контролируемых блоков9 очередным тестом осуществляетсяаналогично;При поступлении в блок 10 управления сигнала со счетчика 1 тестовимпульс переноса первого разрядасчетчика), свидетельствующего о выдаче на контролируемые блоки 9 последнего теста, триггер 12 устанавливается в "1" и подготавливает первый вход логического элемента И 29,При поступлении на его,второй входсигнала с выхода схемы сравнения 28,свидетельствующего об окончании йроверки последнего контролируемогоблока, осуществляется сброс триггеров 27 и 20, Цикл выдачи тестов иэталонов реакций из блоков 6 и 11 памяти прекращаются. На блок 1 индикации выдается сигнал окончания проверки подключенных к устройству контролируемых блоков 9.Таким образом, предлагаемое устройство имеет большую производительность, так как позволяет осуществлятьконтроль функционирования одновременно И однотипных блоков вместо9437двух, что играет существенную роль при серийном производстве аппаратуры. При этом объем выявленных неисправностей составляет практически 100, т,е, возрастает по сравнению с известным более, чем на 30/, Устройство может быть реализовано на стандартной элементной базе, просто в обслуживании, не требует дополнительных регулировок и построек, 1 ОФормула изобретенияУстрЬйство для контроля цифровых 5 блоков, содержащее блок индикации, счетчик тестов, блок памяти эталонных реакций, блок сравнения, коммутатор, блок управления, блок памяти тестов, причем первый выход бло ка управления подключен к первому входу блока индикации, первый вход и второй выход блока управления подключены соответственно к первому выходу и входу счетчика тестов, вы ходы Р контролируемых блоков подключены к группе входов коммутатора, ( + 1)-й вход которого подключен к третьему выходу блока управления, выход коммутатора подключен к первому Зр входу блока сравнения, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет осуществления контроля функционирования Й однотипных блоков, в него введены счетчик контролируемых блоков, два элемента И, причем выходы первого и второго элементов И подключены соответственно к второму и третьему входам блока индикации, выход блока сравнения подключен к первым входам первого и второго элементов И, вторые входы которых подключены соответственно к второму выходу счетчика тестов и к первому выходу счетчика контролируемых блоков, второй вь 1 ход которого подключен к второму входу блока управления, четвертый и пятый выходы которого подключены соответственно к первому и второму входам счетчика контролируемых блоков, пятый выход блока управления подключен к входу блока памяти тестов, выход которого под.ключен к входам й контролируемых блоков, второй вход блока сравнения55 подключен к выходу блока памяти эта-. лонных реакций, вход которого подключен к шестому выходу блока управ 3310пения, причем блок управления содер жит генератор импульсов, формирователь импульсов, пять элементов И, счетчик адресов эталонных реакций, счетчик адресов тестов, шифратор, два регистра сдвига, три триггера, элемент задержки, три элемента ИЛИ, схему сравнения, регистр количества контролируемых блоков, клавиатуру, причем первый выход клавиатуры подключен к первому входу регистра коли. чества контролируемых блоков, второй вход которого подключен к второму выходу клавиатуры и к первым входам первого и второго элементов ИЛИ, первого триггера, счетчика адресов тестов и счетчика адресов эталонных реакций, третий выход клавиатуры подключен к первому входу третьего элемента ИЛИ, второй вход которого подключен к выходу схемы сравнения, к второму входу первого элемента ИЛИ и к первому входу первого элемента И, второй вход которого подключен к выходу первого триггера, второй вход которого является первым входом блока управления, четвертый выход клавиатуры является четвертым выходом блока управления; пятый выход клавиатуры подключен к входу шифратора, выход которого является вторым выходом блока управления, шестой выход клавиатуры подключен к входу формирователя импульса, выход которого подключен к первым входам второго и третьего элементов И, выходы второго и третьего элементов ИЛИ. подключены к первому, и второму входам второго триггера, выход которого подключен к первому входу четвертого элемента И, второй вход которого подключен к выходу генератора импульсов и к первому входу пятого элемента И, второй вход которого подключен к выходу третьего триггера, первый вход которого подключен к выходу первого элемента ИЛИ и к входу элемента задержки, выхо которого подключен к первому входу регистра сдвига, второй вход которого подключен к выходу пятого элемента И и является четвертым выходом блока управления, выход первого регистра сдвига является третьим выходом блока управления, выход регистра количества контролируемых блоков подключен к первому входу схемы сравнения, второй вход которого является вторым входом блока управления, выход первого элемента И11 9 подключен к второму и третьему вхо дам соответственно второго и первого элементов ИЛИ и является первым выходом блока управления, третий вход второго элемента ИЛИ подключен к первому выходу второго регистра сдвига и к второму входу третьего триггера, выход четвертого элемента И подключен к входу второго регистра сдвига, второй выход которого подключен к второму входу счетчика адресов теста и является вторым выходом блока управления, третий выход второго регистра сдвига подключен к второму входу счетчика адресов эталонных реакций, седьмой и восьмой 373312выходы клавиатуры подключены соответственно к вторым входам второгои третьего элементов И, выходы счет. чика адресов тестов и второго эле 5 мента И являются пятым выходом блокауправления, выходы счетчика адресовэталонных реакций и третьего элемента И являются шестым выходом блокауправления.1 О Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРУ 607218, кл. 0 06 Г 1.1/26, 1978.2. Авторское свидетельство СССР15 по заявке У 3003331,кл. 6 06 Р 11/26, 1980.93733 оставитель А. Зинькоехред 3. Палий ич Тираж 731 8 НИИПИ Государств по делам изобре 113035, Москва, Жгород, ул, Рроектнг Редактор А Заказ 5113 иал ППП "Пат ного ко ний и о Раушск Корректор Г, Ог Подписноетета СССРрытийнаб., д. 4/