Устройство для приема измерительной информации

(56) Ар с внешн 1983, сАвто У 10499 льство ССС С 19/28, 1 кое свиде кл. С 0 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ Д ВТОРСНОМУ СВИДЕТЕЛЬСТ У 34институт проблемики и телемеханики)Т.А.Мустафин)пряжение микроЭВМвами, М.: Наука,(54) УСТРОЙСТВО ДЛЯ ПРИЕМА ИЗМЕРИТЕНОЙ ИНФОРМАЦИИ(57) Изобретение относится к области телеизмерения и может быть исползовано в системах сбора измерительной информации, Цель изобретения -повышение точности устройства. В усройстве используется новый структурНый метод коррекции погрешности усиления, вносимой усилителем с программируемым коэффициентом усиленияданного устройства. Существеннойособенностью устройства является отсутствие в нем сложного эталонногоцифроаналогового преобразователя.1 з.п. Ж-лы, 4 ил,1 1257Изобретение относится к телеизме-,.рению и может быть использовано всистемах сбора измерительной информации.Цель изобретения - повышение точности устройства.На фиг.1 изображена структурнаясхема устройства для приема измерительной информации; на Фиг.2 - функциональная схема блока управления; 10на Фиг.З - Функциональная схема формирователя сигналов; на фиг.4 - Функциональная схема блока памяти,Устройство содержит коммутатор 1,усилитель 2 с программируемым коэффициентом усиления, аналого-циФровойпреобразователь (АЦП) 3, блок 4 управления, шифратор 5, регистр 6,счетчик 7, формирователь 8 сигналов,регистр 9, блок 10 сравнения, элементы И 11-13, регистр 14, сумматор 15, дешифратор 16, блок 17 памяти, блок 18 сумматоров.Блок 4 управления содержит триггер 19, элемент ИЛИ 20, элементы25И 21-26, элемент 27 задержки, Формирователь 28 импульса, элемент ИЛИ 29,триггер 30, элемент 31 задержки,формирователь 32 импульсов, элементы 33 и 34 задержки, триггеры 35и 36, формирователь 37 импульсов,элемент 38 задержки, формирователь 39импульсов, элемент 40 задержки, триггеры 41 и 42, элемент И 43, Формирователь 8 сигналов содержит блок 44памяти, счетчик 45, цифроаналоговыйпреобразователь (ПАП) 46, элементИЛИ 47, элементы 48 -51 задержки.Блок 17 памяти содержит регистры5252, элементы И 5353, 40элемент И 54 и дешифратор 55,. Устройство работает следующим образом.В режиме "Настройка на пятомчю 45 входе блока 4 управления (фиг.2) присутствует напряжение логического нуля. Это напряжение с выхода блока 4 управления поступает на третий вход коммутатора 1 и подключает выход формирователя 8 сигналов к информационному входу усилителя 2 Сигнал "Пуск" поступает на шестой вход блока 4, устанавливает триггер 19 в "1", Сигнал Пуск" с первого выхода блока 4 поступает на входы регистры 6 и счетчика 7, устанавливая их в нулевое состояние. 689Сигнал "Пуск" через элемент ИЛИ 20и открытый сигналом "Настройка" элемент И 21 с выхода бпока 4 поступаетна вход считывания формирователя 8,на входы адреса которого поступаетнулевое значение со счетчика 7, откуда считывается код начальной установки для коэффициента усиления, задаваемого счетчиком 7,По сигналу с выхода элемента И 21код поступает в счетчик 41, куда записывается с приходом этого же сигнала "Пуск", задержанного относительно считывания из блока 22 в элементе 48, этот же сигнал с задержкойв элементе 49 на время записи счетчика 45 через элемент ИЛИ 47 запускает ЦАП 46 и с задержкой на времяустановления выходного сигнала вЦАП 46 запускает АЦП 3, т,е. сигнал"Пуск" с выхода элемента 50 Формирователя 8 сигналов поступает черезэлемент ИЛИ 29 на второй вход запуска АЦП 3, который преобразует выходной сигнал ЦАП 46,Сигнал "Конец преобразования" свыхода АЦП 3 поступает на четвертыйвход блока 4 и через элемент И 24устанавливает триггер 30 в "1", сигнал с выхода которого поступает навход считывания с регистра 9 с задержкой в элементах 31 и 32, На время считывания из регистра 9 триггер 30 устанавливается в "0".С выхода регистра 9 код, постоянно записанный в этом регистре, поступает на блок 10 сравнения, где,сравнивается с кодом преобразованногосигнала с выхода АЦП 3С задержкой в элементе 33 на время считыванияи сравнения сигнал"Конец преобразования" с выхода элемента 33 открывает элементы И 11 и 12,на которые поступают соответственносигналы равенства и неравенства свыхоца блока 10 сравнения. При неравенстве кодов сигнал с выхода элемента И 12 поступает на вход счетчика 45 и увеличивает значение его содержимого на "1" и с задержкой на время установки счетчика 45 этот же сигнал запускает через элемент ИЛИ 47 ЦАП 46, а затем через элемент 50 и элемент ИЛИ 29 запускает АЦП 3, который измеряет уже увеличенный сигнал с выхода ЦАП 46 и т,д пока не получим равенство, (Начальная установка кода для каждого3 1257 коэффициента усиления программируемого усилителя 2 подбирается так, чтобы значение выходного сигнала соответствовало коду на выходе АЦП 3 или было бы меньше, поэтому мы каждый 5 раз либо увеличиваем содержимое счетчика 45, либо не увеличиваем).При равенстве кодов сигнал "Конец преобразования" с выхода элемента И 11 поступает на второй вход счет О чика 7 и устанавливает его в следующее состояние и с задержкой через элемент И 25 и элемент ИЛИ 29 запускает АЦП 3, а также устанавливает , в " 1" триггер 19. Сигнал "Конец пре образования" с АЦП поступает в регистр 14 и считывает ипеальный код 689 11-1 преобразованного сигнала М;, = 2 220 Код М; поступает в сумматор 15, где из него вычитается реальный код И преобразованного сигнала с вы 1 ф 1хода АЦП 3, На выходе сумматора 15 получаем код абсолютной погрешности25 в конце (+1)-й шкалы преобразованияй М;, =2-М; Код Ь М; посту.-1пает в код 17 памяти, на третий вход которого поступает сигнал "1" с выхода триггера 35. Код погрешности 6 М;30 со сдвигом записывается вп ячеекблока 17 памяти (где и - разрядность АЦП). Таким образом, получаем коды, соответствующие разрядным значениям мультипликативной погрешности на 35 -м диапазоне преобразования.Сигнал "1" с выхода триггера 35 с задержкой в формирователе 39 импульсов и элементе 40 на время считывания, вычисления и записи поступает на второй вход триггера 35 и второй вход элемента.И 13, на первый вход которого поступает сигнал с выхода дешифратора 16, При наличии ко- да последнего порядка режим "Настройка" заканчивается и нового запуска не происходит,С задержкой в элементе 27 и формирователе 28 импульсов на время коррекции триггер 36 обнуляется импульсом с выхода формирователя. Этот же сигнал устанавливает триггер 42 в"1". Сигнал с выхода этого триггера является сигналом "Готовность данных" Преобразователь готов к приему следующего сигнала,Режим "Настройка" осуществляетсяпериодически в зависимости от скорости изменения состояния окружающейсреды, в общем случае не менее, чемчерез 10 измерений,В режиме "Работа", задаваемомблоку 4 по сигналу "Пуск, устанавливаются в "0" регистр 6, счетчик 7,триггеры 19, 41 и 42 и через открытыйэлемент И 23 с задержкой в элементе 38 на время начальной установки коэффициента усиления через элемент ИЛИ 29сигнал поступает на второй входАЦП 3,Через время преобразования сигнал "Конец преобразования" через элемент И 22 устанавливает триггер 41 в "1". По сигналу с триггера 41 код преобразованного сигнала через шифратор 5 записывается в регистр 6, С задержкой в формирователе 37 импульсов и элементе 34 на время шифрования, записи кода порядка и время установления уеилителя 2 с программируемым коэффициентом усиления импульс запуска вновь поступает на второй вход АЦП 3. По окончании преобразования сигнал "Конец преобразования" через элемент И 23, открытый единичным сигналом с триггера 41, устанавливает триггер 36 в "1", сигнал с выхода которого поступает на пятый вход (считывания) блока 17 памяти, на первый вход (адреса) которого поступают код преобразованного сигнала (Мантисса)иИ, = Е 2 к;, где К - значение1:13-го разряда (О или 1), с выхода АЦП 3 и код порядкас выхода регистра 6. В результате с приходом сигнала с триггера 41 открываются элементы И 53 того разряда, значение которого "1" (О = 1). Сигналы с выходов элементов И 53 открывают соответствующие ячейки блока 17 памяти, в которых записаны коды погрешности 6 М, соответствующего 3-го разряда.1Эти коды поступают в блок 18 сумматоров, где они суммируются ЬМ;е= Е Ь М. и ( - номер диапазона, порядок) и вычитаются из кода преобразованного сигнала М В результате на выходе блока 18 сумматоров получим точный код, равный К =Их,-ьМ5 1257689 б Ф о р м у л а и з о б р е т е н и я шестой выход блока управления соеди1. Устройство для приема измерительной информации, содержащее коммутатор, первый вход которого является первым входом устройства, аналого-цифровой преобразователь, счетчик, первый, второй и третий элементы И, блок памяти, о т л и ч а ю -щ е е с я тем, что, с целью повышения точности, в него введены первый,второй и третий регистры, формирователь сигналов, шифратор, дешифратор, сумматор, блок управления, блоксумматоров и усилитель с программируемым коэффициентом усиления, выходкоммутатора соединен с информационным входом усилителя с программируемым коэффициентом усиления, выход которого подключен к первому входу аналого-цифрового преобразователя, первый выход которого соединен с первыми входами блока сравнения, сумматора, блока памяти, блока сумматорови с входом шифратора, выход которогоподключен к первому входу первого регистра, выход которого соединен суправляющим входом усилителя с программируемым коэффициентом усиленияи является первым выходом устройства,первый выход блока управления подключен к второму входу первого регистра, первому входу счетчика, выход ко. торого соединен с первыми входами второго регистра и формирователя сиг налов, с вторым входом блока памяти и с входом дешифратора выход которого подключен к первому входу первого элемента И, выход которого соединен с первым входом блока управления, второй выход которого Соединен с первыми входами второго и третьего элементов И, выход последнего из которых подключен к вторым входам счетчика и блока управления, третий выход которого через третий регистр соединен с вторым входом блока сравнения, первый и второй выходы которого подключены к вторым входам соответственно третьего и второго эле.ментов И, выход последнего из которых соединен с вторым входом формирователя сигналов, первый выход которого подключен к второму входу коммутатора, с третьим входом которого соединен четвертый выход блока управления, пятый выход которого подключен к третьему входу первого регистра, 1 О 20 25 30 35 40 45 50 55 нен с третьим входом формирователясигналов, второй выход которого подключен к третьему входу блока управления, седьмой выход которого соединен с третьим входом блока памяти ис вторым входом второго регистра,выход которого подключен к второмувходу сумматора, выход которого соединен с четвертым входом блока памяти, выходы которого подключены квторым входам блока сумматоров, выход которого является вторым выходомустройства, восьмой выход блока управления соединен с вторым входоманалого-цифрового преобразователя,второй выход которого подключен кчетвертому входу блока управления,девятый и десятый выходы которого соединены соответственно с пятым входом блока памяти и с третьим входом блока сумматоров, одиннадцатый.выход блока управления подключен квторому входу первого элемента И,пятый и шестой входы блока управления являются соответственно вторым и третьим входами устройства,2, Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления содержит первый, второй, третий, четвертый, пятый, шестой и седь. мой элементы И, первый, второй, тре-" тий, четвертый, пятый и шестой элементы задержки, первый и второй элементы ИЛИ, первый, второй, третий и четвертый формирователи импульсов, первый, второй, третий, четвертый, пятый и шестой триггеры, первый вход блока управления соединен с первым входом первого элемента ИЛИ, выход которого подключен к первому входу первого элемента И, выход которого является шестым выходом блока управления, второй вход блока управления соединен с первым входом второго элемента И, выход которого подключен к первым входам второго элемента ИЛИ и первого триггера, выход которого соединен с первым входом третьего элемента И, выход которого подключен к первому входу второго триггера, выход которого является седьмым выходом блока управления и через последовательно соединенные первые формирователь импульсов и элемент задержки подключен к одиннадцатому выходу блока управления и к второму входу второго триггера, третий вход блока7 1.57 управления соединен с вторым входом второго элемента ИЛИ, выход которого является восьмым выходом блока управления, четвертый вход блока управления соединен с вторым входом5 третьего элемента И и первыми входами четвертого, пятого и шестого элементов И, выход последнего из которых подключен к первому входу третьего триггера и к входу второго эле мента задержки, выход которого является вторым выходом блока управления, выход третьего триггера соединен с третьим выходом блока управления и через последовательно соединенные 15 третий элемент задержки и второй формирователь импульсов подключен к второму входу третьего триггера, выход четвертого элемента И соединен с первым входом четвертого триггера, 20 выход которого через последовательно соединенные третий формирователь импульсов и четвертый элемент задержки подключенк третьему входу второго элемента ИЛИ,выход четверто го триггера является пятым выходом б 89 Яблока управления и соединен с вторым входом пятого элемента И, выходкоторого подключен к первому входупятого триггера, выход которого является девятым выходом блока управления и подключен через последовательно соединенные пятый элемент задержки и четвертый формирователь импульсов к второму входу пятого триггера и к первому входу шестого триггера, выход которого является десятым выходом блока управления, пятый выход блока управления соединен свторыми входами четвертого, первого ишестого элементов И, с.четвертым выходом блока управления и с первымвходом седьмого элемента И, выходкоторого через шестой элемент задержки подключен к четвертому входу второго элемента ИЛИ, шестой вход блокауправления соединен с вторыми входами первого, четвертого и шестоготриггеров, с вторыми входами первогоэлемента ИЛИ, седьмого элементаИ и с первым выходом блока управления.1257689 Составитель М,Артамоновактор Е,Копча Техред Л,Олейник Корректор С.йекм одписное Тираж 5 ого комитета СССР П 1 ткрыти гел наб., д.