Устройство для контроля дискретной аппаратуры

(50 4 С 06 Г 11/30 ОПИСАНИЕ ИЗОБРЕТЕНИЯМ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССР Ф 643876, кл. С 06 Г 1/00, 1977.Авторское свидетельство СССР Ф 792259, кл, С 06 Г /30, 1978. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДИСКРЕТНОЙ АППАРАТУРЫ(57) Изобретение предназначено для контроля испытания и наладки дискретной аппаратуры. Целью изобретенияявляется повышение быстродействия.Поставленная цель достигается тем,что в устройство, содераацее генератор тактовых импульсов блок анализа, блоки регистрации и индикации,два блока оперативной памяти, блокполупостоянной памяти, два счетчика,две схемы сравнения, два блока элементов И, два элемента И, коммутатор, введены третий блок элементов И,третий элемент И, третья и четвертаясхемы сравнения, третий блок оперативной памяти 1 з,п ф лы 3 ил,40 45 50 55 1 зобртцие относится к вьислительцсй зехикс и может быть исиользоцдцо для контроля, испытанияи цдлддки дискретной аппаратуры,трс бунией,1 с:воего функционирования упрдцлянщцх воздействий, подаваемых в реальном масштабе времени,цдпрн, рдботднщей в составе автом, изиродцой системы управлениябь., троироткдюшими технологическими и рцс "дми,Цел, изобретения - повышение быст 1 о,е.отпил устройства.д Фиг, представлена структурная схе. у.тройства; цд фиг.2 схема блока анализа; нд Фиг.3 - блокк и;,г цитмд рдботы блока полуи".; т иий идмяти.Устрй. цо содержит блок 1 анализд, об,ект 2 контроля, блок 3 регистрации, лок 4 индикации, первый 5 ивторой 6 блоки оперативной памяти,б:ок 7 иолупостоянной памяти, генератор 8 тактовых импульсов, три элемента И 9-11, счетчики 12-14, блоки5-17 срдвцния, блоки 18-20 элементов И, коммутатор 21, блок 22 переклчдтслей ретий блок 23 оперативной памяти, четвертый блок 24 сравнения.Блок да.чизд содержит первый элемент 1 Е 25, элемент И 26, второйэлем цт Е 27, рс гистры 28 - 30, схему 31 ранцеиямуиьтиплексоры 3234, дешифрдтр 35,У трйетцо р,ботдет следующим об -разом,Пс род цеч;л м работы в блоки 5и 6 плодит я ситрольцая программа,нклкчдннцдя,з-икрошые тестовые наборь, и ддч которых должна произ -водитьея через неравные моменты вре -меци. Кроме того, во второй блок 6оперативной памяти могут быть записдцы эталонные коды. Двоичный кодмомента времени выдачи данного тестового цдборд здписдн в разряднойсетк. блкд 5 оперативной памяти.Лндлсг,чная контрольная программа,вк;юлинкя необходимые при контролекоцстдцты, коды омецтов временирегистрации и моментов времени формирования управляющих сигналов, подаваемых цд контролируемый объект 2,веодит ц блок 7.Катч .церяемой аппаратуры 2ндчрдде гея цо команде, поступившейна блок 1 ддлцзд, первый 5 и второй6 блки памяти. С приходом командь 5 1 О 15 20 25 30 35 уир;влеция блок 5 вырабатывает импульс, по которому открывается первый элемент И 9 и синхроимпульсы оти нс ратора 8 поступают на вход счетикд 12. В момент совпадения кодоввремени, поступающих из блока 5 иот четчика 12, первый блок 15 сравнения кодов выдает на первую группувентилей и на второй вход блока 5импульсы, по которым последний выдает содержимое ячейки оперативнойпамяти. В результате этого на входблока 7 и на первый вхсд коммутатора 21 с первого блока элементов Ипоступают коды команд и тестов соответственно,При поступлении кода команды наблок 7 последний вырабатывает импульсы, по которым открываются второй 10 и третий 11 элементы И исинхроимпульсы от генератора 8 поступает ца входы счетчиков 13 и 14,В моменты совпадения кодов времени,поступающих из блока 7 и от счетчиков 13 и 14 первый 16 и третий 17блоки сравнения выдают на второй 19третий 20 блоки и адресные входыблока 7 импульсы, по которым блок 7выдает содержимое ячеек полупостоянцой памяти на блоки 19 и 20, В результате с выходов блока 21 поступают коды команд или тестов блока 7,неизменных во времени контроля, икоды управления на вход блока б,ас последнего осуществляется считывание кодов команд или тестов, изменяемых во времени. Коды команд или тестов от блоков 6 и 7 поступают на информационные входы коммутатора 21 и далее с его выхода на второй вход контролируемого объекта 2. С выходов третьего блока элементов И поступают коды на первый и второй входы блокаанализа. Под воздействием этих кодов производится формирование управляющих сигналов, поступающих на контролируемый объект 2, и с моментов контроля кодов с его выходов относительно моментов выдачи кодов с коммутатора 21 на контролируемый объект 2, На основании полученных управляющих сигналов с контролируемого объекта 2 и результатов обработки с блока 24 сравнения блок формирует сигнал, подаваемьп на вход разрешения блока 7 для перехода к следующей микрокоманде,1252787 С выходов объекта 2 сигналы, поступающие как по однонаправленной,так и по двунаправленной линии,поступают соответственно на первыйи второй входы коммутатора 21,который перераспределяет чли Объединяет их и выдает на первый входблока 23 оперативной памяти ц четвертый вход блока 1 анализа.Записанные эталонные коды с выхода блока 6 и записанные коды отобъекта 2 с выхода блока 23 поступают на первый и второй входы блока 24,который производит сравнение кодов,формирует и передает на третий вход 1блокаанализа сигналы, соответствующие Отклонениям сравниваемых кодов.Окончание работы блока 7 производит команда, поступающая от блока 25 или формируемая самим блоком 7 всоответствии с реализованной микропрограммой. При этом блок 7 закрывает элементы И 1 О и 11, в результатечего счетчики 13 и 14 переводятся 2в нулевое состояние. После этого отблока 7 может быть подана следующаякоманда по включению блока 7 в работу для выдачи следующей разновидности команд (кодов команд, тестовконтроля и сигналов управления),Окончание контроля вызывает команда, поступающая на вход блока 5или Формируемая в блоке 5 в соответствии с окончанием лрограммь 1 контро. я. При этом блок 5 закрывает элемент И 9, в результате чего счетчик12 переводится в нулевое состояние,После этого, в оперативную памятьблоков 5 и 6 может быть записанановая программа контроля, использующая другие разновидности микропрограмм блоков 6 и 7. формула 1 . Устройство для контроля дискретной аппаратуры, содержащее блок полупостоянной памяти, два блока оперативной памяти, два блока элементов И, два элемента И, два счетчика, два блока сравнения, коммутатор, генератор тактовых импульсов, блок анализа, блок регистрации, блок индикации, причем выход генератора тактовых импульсов подключен к первым входам первого и второго элементов И, вторые входы которых соединены соответственно с выходом признака чачала кочтроля первого блока операвивной памяти и первым разрешающимВыхОдом блока получостояцчой памятивыход в горого элеиечта Р попключецК сЧЕТЧОМУ ВХОДУ ПЕРВОГО СЧЕтЧИКа,г ход которого соединен с первымходо нерво. блока сравнения, второй вход которого подключен к первому выходу задания кода времени блокаО пог упо тоянной памяти, ;. выход равенства первого блока сравнения подключен к первому входу первого блока элементов И и первому адресномувходу блока полупостояццо памяти,первый инФормационный выход которого подключен к группе входов первого блока элементов И, первый и второй выходы которого соединены соответстчеццо с управляющим входомкоммутатора ц чходои считываниявторого блока Оператиччой памяти1выход коианди которого подключен кпервому ийформацпочф,оиу входу коммутатора, второй цчформациоццыйвход которого соещ.цеч с первымвыходом второго блока элементов И1второй выход которого соединен свторым адресным входом блока полупостояччой памяти, выходы коканды тесЭта и эталоччо.о кода первого блокаОператчвной памяти сседичены соответс гче. чо с и .рвыи и вторьи входамивторсч о блока элемент со И и первымвходои второго блока ср"ччснил1в 1 орой вход которого подключен к выходу БтОПОГО счетчика счстцый Входкоторого соединен с выходсм первоэлеиечта И, выход равенств.1 второго блока "равнечця ООедвчсц стрстьци входои второго блока элемечтов И и входом считывания перво-,го блока оперативной памяти, первый и второй Выходы блока анализасоединены соответственно с входами и з о б р е т е н и я блока регистрации и блока индикации,45третин выход блока анализа соединенс входом разрешения блока полупостоячной памяти, выход коммутатора подключен к информационному входу контролируемого объекта, управляющийвход которого подключен к четвертому выходу блока анализа, входы первого ч второго блоков оперативнойпамяти и вход задания программыблока анализа объединены и подключены к входу задания контрольнойпрограммы устройства, о т л и ч аю щ е е с я теи, что, с целью повью 1 ецч быстродействия, ч чего вче 1252787 Ьдены блок переключателей, третий блок оперативной памяти, третий счетчик, третий и четвертый блоки сравнения, третий элемент И, третий блок элементов И, причем первый и второй входы третьего элемента И соединены соответственно с вторым разрешающим выходом блока полупостоянной памяти и выходом генератора тактовых импульсов, выход треть его элемента И подключен к счетному входу третьего счетчика, выход которого соединен с первым входом третьего блока сравнения, второй вход которого подключен к второму выхо ду задания кода времени блока полу- постоянной памяти, выход равенства третьего блока сравнения подключен к входу третьего блока элементов И и третьему адресному входу блока полу- постоянной памяти, второй информационный выход которого соединен соответственно с группой входов третьего блока элементов И, первый и второй выходы которого соединены с пер ньм и вторым информационными входами блока анализа соответственно, разрешающий вход блока анализа соединен с выходом равенства четвертого блока сравнения, первый вход которого ЗО соединен с выходом эталонов второго блока оперативной памяти, второй вход четвертого блока сравнения сое" динен с выходом третьего блока оперативной памяти, информационный вход которого соединен с первым выходом блока переключателей, второй выход которого соединен с третьим информационным входом блока анализа, первый и второй информационные входы блока переключателей соединены с входом и выходом контролируемого объекта, вход режима третьего блока оперативной памятр подключен к пятому выходу блока анализа.2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок анализа содер;кит три регистра, схему сравнения, элемент И, два элемента НЕ, дешифратор и три мультиплексора, причем вход первого элемента НЕ и управлякнций вход первого мультиплексораобразуют разрешающий вход блока, ныход первого элемента НЕ соединен с первым входом элемента И, второй вход элемента И через второй элемент НЕ подключен к выходу сравнения схемы сравнения, первый и второй входы которой соединены соответственно с выходами первого и второго регистров, информационный вход первого регистра и первый информационный вход второго регистра образуют первый информационный вход блока, информационный вход третьего регистра является вторым информационньм входом блока, первые информационные входы второго и третьего мультиплексоровобъединены и подключены к выходу первого регистра, вторые информационныевходы второго и третьего мультиплексоров объединены и подключены к выходу схемы сравнения, третьи информационные входы второго и третьего мультиплексоров объединены и подклюцены к выходу третьего регистравыход третьего регистра является четвертьм выходом блока, первый информационный вход первого мультиплексора соединен с выходом второго регистра, первый, второй, третий выходы дешифратора соединены соответственно с вторым информационным входом первогомультиплексора, четвертым информационным входом второго и четвертьм информационным входом третьего мультиплексорон, четвертый выход дешифратора является пятью выходом блока, выходы второго и третьего мультиплексорон являются соответственно первым и вторым выходами блока, выход элемента И является третьим выходом блока, второй информационный вход второго регистра является третьим информационным входом блока, управлянщие входы первого, второго и третьего мультиплексоров объединены, ныход первого мультиплексора подключен к входу дешифратора и является входом задания программы блока, 12527871252787 из. Составитель И.СафроноТехред В.Кадар Редактор В.Петраш рректор Е,Снрохма Закаэ 4621/4 ное В 1 113035, Москв оизводственно-полиграфическое предприятие, г.узгород, ул,Проектная 4ю Тирам 671осударствеелам изобрЖ, Рауш Подиного комитета СССРтений и открытийская наб., д. 4/5