Устройство для считывания информации из блоков оперативной памяти

Союз Соввтския Социалистических Рфсиубпик(51) М, К 71 (21)1659282/18 7/ ием заявкирис Государственный комнтет Совета Инннотров ССС ео делам кзобретеннй и еткрытнй(46) Дата опубликования описания 21.08.78 3) УДК 628.327.6(51) УСт ОЙСТВО ДЛЯ СЧИТЫВАНИЯ ИНОРМАЦИ ИЗ БЛОКОВ ОПЕРАТИВНОЙ ПАМЯТИ лементэв И Изобретение этнэсится к области вычислительной техники.Известны устрэйства считывания инфэрмации из ЗУ, содержащие по двв канала усилителей считывания, логические схемы сравнения результатов считывания пэ двум каналам и устройства коррекцииэдинэчных эшибэк в неисправных разрядах при несовпадении контрэльной суммы с результатом свертки и о м эдулю два 1 11,Наибэлее близким к иээбретению является устройство, содержащее элемент сэгласэввния, выпэлненный на первом трансфэрматоре, формирователь разряднэгэ тэка записи, два усилителя считывания, два триггера числа, первый и втэрэй элементы И, выхэды которых через элемент ИЛИ иинвертор соединены со вхэдом триггера фиксации отказа, выходы которого соединены с одними входами третьего и четвертого элементов И, другие в эды которых соединены соэтветственно с выхэдэм эднэго триггера числа и с шиной сигнала несэвпвдения, в выходы третьего и четвертого эединены через эй вывода числа ретенця являетс и устрэйствв,пятый эле ент И с шин Целью изэие надежнэст П эстввленн и эвыш цель поста ается тем,е устрэйствэ сэдержитэй элементы И и дэпэлчтэ предложен шестэй и седь нительный эл пенный нв вт вичнвя эбмэтк средней тэчко вэгэ трвнсфэр мент с эглвс оввния, выл элрэм трансфэрматэре, пера кэтэрэгэ сэединена со нэи эбмэтки первтэричные эбмэты с одними входаэ элементов И, х соединены с т втэричмат эра,елин ельм этэрэгэ ми шестэгэ и5 доугие входы торь йства, а третьи входы - с ьтхэдэм устр ыхэдвми дру гэгэ триггера числа. Выи седьм эг э элементов И входами элемента ИЛИ. хэды шес сэединень Нв чеая схемэрмвциирименен функци ональсчитывания инОЗУ для случаяистэрно-транеже приве устройств для да ре ног э ра элемент 5 эистэрн э иУстройство содержит два усилителя считывания 1, два триггера числа 2, элементы И 3 - 9, инвертэр 10, триггер фиксации отказа 11, элемент ИЛИ 12, формирователь разрядного тока записи 13, элемент согласования на первом5 трансформаторе 14, дополнительный злемент согласования не трансформаторе 15,шину сигнала несовпадения 16 и ши. ну вывода числа 17.Устройство работает следующим образом,При исправных усилителях считывания 1 со стрэбированием на выходах триггера числа 2 устанавливается одинакэвая инфэрмация, а на выходах элементов И 3 и 4 - такой сигнал, который при прохождении через элемент ИЛИ 12 и инвертэр 10 не вызовет срабатывание триггера 11, пэзтэму информация с выхода одного из триггеров 2 через элементы И 5 и20 7 поступает на выход 18 устройства и далее в арифметическое устройство, Одновременно производится регенерация считеннэй или запись новой информации с25 помощью формирователя разрядного тэка записи 1 3 в соответствии с состоянием другогэ триггера числа 2, При протекании тэка записи через обмотки трансформаторэв 15 и 14 на вхэдах злементэв И 8 и 9,наводятся импульсы противэ 30 положной полярности. Если пэлярность каждого из этих импульсов соответствует сигналам, снимаемым с плеч триггере 2, а длительность сээтветствует длительности импульса контроля, что характеризует исправную работу канала записи, то триггер 11 в момент записи также остается в исходном состоянии.При неисправности одного из каналэв выделения информации или схем записи40 сигналы в элементах И 8, 9, 3 или 4 не совпадают, что привэдит к срабатыванию триггера 11, При этом выход неисправного разряде блокируется злементэм И 5, на оба входа элемента И 6 подаются одинаковые сигналы эт левого плеча триггера 11 в состоянии отказа и от шины 16 до получения результатов сверки по модулю 2. На выходе элемента 6 устанавливается сигнал, эбеспечивао 50 щий нулевой потенциал на шине 17. Если после выпэлнения операции свертки пэмэдулю 2 не произойдет несовпадение результатов сверки с информацией, хранящейся в контрольном разряде, то сигнал"О на шине вывода числа 17 можно считать истинным. Если на выходе злемента И 6 в результате контроля по модулю 2 появятся сигнал несовпадения,60 тэ на шине 17 в результате сребатывания элементов И 6 и 7 информация меняется на обратную ("1), т.е. корректируется одиночная ошибка. Сигнал отказа с триггера 11 подает:я в арифметическое устрэйство ЭВМ, которое прэграммными методами прэводит анализ ОЗУ на выявление случайного сбоя или постоянногэ отказа в цепях записи-считывания и в случае постоянногэ отказа в одном из разрядов запрещает сброс триггера 1 1 неисправного разряда,Предлэженнэе устройство кроме реше ниа основной задачи - повышения надеж-. ности функционирования ЗУ - в ряде случаев позволяет повысить быстродействие ЭВМ, так как наличие контроля по каждому разряду позволяет исключить необходимэсть в выпэлнении операций контроля по модулю 2 при каждэм обращении к ЗУ и проводить ее только при наличии отказа в одном из разрядов.Ф эрмула изобретенияУстройство для считывания информации из блоков оперативной памяти, содержащее элемент согласования, выполненный на первом трансформаторе, формирователь разрядного тока записи, два усилителя считывания, два триггера числа, первый и второй элементы И, выходы которых через злемент ИЛИ и инвертор сэединены со входом триггера фиксации отказа, выхо ды кэторэгэ соединены с одними входами третьего и четвертого элементов И, другие входы котэрых соединены соэтветственно с выходом одного триггера числе и с шиной сигнала несовпадения, а выходы третьего и четвертого элементов И соединены через пятый элемент И с шинэйвывода числа, о тл ич ающ е ес я тем, что, с целью повышения надежности устройства, онэ содержит шестой и седьмой элементы И и дополнительный элемент согласования, выпэлненный на втором трансформаторе, первичная обмэтка которого сэединена со средней точ-. кой, вторичной обмотки первого, трансформатора, вторичные обмотки которого соединены с одними входами шестого и седьмого элементов И, другие входы которых соединены с выходом устройства, атретьи входы - с выходами другого тритгера числа, выходы шестого и седьмогоэлементов И соединены са входами элемента ИЛИ.Истэчники информации, принятые во внимание при экспертизе:5 627538б 1. Китович В. В, Оперативные запоминающие устройства на магнитных сердечниках и тонких магнитных пленках. "Энергии" 1965., с. 98, 99. Составитель Б. Г. Гордоноввдактор Л, Утехина Техред 3. Чужих Корректор Д. Мельниченк 34/50 ЦНИ717 П эдписноееннэго кэмитета Совета Минисизобретений и эткрытийЖ, Рвушская набд, 415 а в ССС илиал ППП Патент", г ород. ул. Проектн Тирак И Гэсударст по делам 35, Москва, 2. Путинпев Н, Д. Аппаратный контроль управлакюпих пифровых вычислительных машин, Советское г ч дио",1966,