Цифровой накопитель импульсных сигналов

"Г, .уСв Я ПИСАНИ РЕТ МАВ М Бюл. У 8цкцй, Ю.СС.Парижс Ицковичий 272(088.8)В.А. Цифроврадиолокаци1973, с. е методыи. М.: Со"08, 109,фильтры иналов. М,: в УДАРСТВЕННЫЙ КОМИТЕТ ССДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ СВИДЕТЕЛЬСТВ(56) Лихаревустройства вветское радиорис. 2.2.Лезин Ю.С. Оптимальнынакопители импульсных с 80121 168 А Советское радио, 1969, с. 402, 4рис. 12,3.1. 54) ЦИФРОВОЙ НАКОПИТЕЛЬ ИМПУЛЬСНЫХ ИГНАЛОВ57) Изобретение относится к импульсой технике и может быть использовао в различных цифровых измерительных омплексах для выделения повторяюихся импульсных сигналов из смеси шумами и другими помехами. Цель зобретения в . повышение быстродейстия. Устройство содержит аналого12151цифровой преобразователь 1 с выходным сигналом 20, блок 2 памяти вход 1ных сигналов с сигналами 21 и 22 наего вькодах, регистр 3 сдвига, шину 4 логической "1" с сигналом 23,двухвходовые сумматоры 5 и 6 с сигналами 24 и 25 на их выходах, генератор 7 тактовых импульсов с сигналом 7 на его выходе, элемент 8задержки с выходным сигналом 18,блок 9 сравнения с порогом, регист 68ры 11 блока 10 памяти выходных сигналов 26 и 27, блок 12 начальнойустановки с сигналом 16 на его выходе, резистор 13, конденсатор 14и ннвертор 15. На информационныйвход аналого-цифрового преобразователя 1, являющегося входом накопителя, подается сигнал 19. Выходнойсигнал накопителя - 28. В описанииприведены временные диаграммы, поясняющие работу накопителя. 2 ил.Изобретение относится к импульс-ной технике, в частности к устройст-вам преобразования серий импульсныхсигналов, и может быть использовано в различных цифровых измерительных комплексах для выделения повторя.ющихся импульсных сигналов из смеси с шумами и другими помехами.Целью изобретения является повышение быстродействия,На фиг.1 приведена функциональная схема цифрового накопителя; нафиг.2 - временные диаграммы, поясняющие его работу.Цифровой накопитель импульсныхсигналов содержит аналого-цифровойпреобразователь 1, блок 2 памятивходных сигналов, регистры 3 сдвига,шину 4 логической "1", двухвходовыесумматоры 5 и 6, генератор 7 тактовых импульсов, элемент 8 задержки,блок 9 сравнения с порогом, например цифровой компаратор, блок 10памяти выходных сигналов, регистры11 сдвига, блок 12 начальной установки, резистор 13, конденсатор 14, инвертор 15.На фиг.2 введены следующие обозначения; 16 - сигнал на вькоде блоканачальной установки; 17 - тактоваяпоследовательность на выходе генератора 7 тактовых импульсов; 18 тактовая последовательность на выхо"де элемента 8 задержки; 19 - сигнал на входе накопителя; 20 " сигнална выходе аналого-цифрового преобразователя; 21 - сигнал на первом выходе блока 2 памяти входных сигналов,22 - сигнал на втором выходе бло 0 20 25ЗО35 дов каждый (М - число каналов, и -Фчисло накапливаемых импульсов). Общее число регистров 3 сдвига составляет ш и равно разрядности аналого" цифрового преобразователя 1. Тактовые входы регистров 3 сдвига объединены и подключены к выходу элемента 8 задержки, Входы начальной установки регистра 3 сдвига объединены и подключены к выходу блока 12 начальной установки.Первый выход блока 2 памяти входных сигналов, образованный прямымивыходами первых разрядов регистров3 сдвига, и второй выход блока 2,образованный инверсными выходами по"следних разрядов регистров 3 сдвига,соединены соответственно с первым ивторым входами входами первого ивторого операндов) сумматора 5. Входпереноса в младшие разряды сумматора 2ка 2 памяти входных сигналов;23 - сигнал на шине 4 логической "1", 24 - сигнал на выходе сумматора 5; 25 - сигнал на вькоде сумматора 6.; 26 - сигнал в первых разрядахрегистров 11 сдвига блока 1 О; 26 сигнал на вькоде блока 10 памятивыходных сигналов; 28 - выходной сиг.нал накопителя,Информаццонный вход аналого-цифрового преобразователя 1 является входом накопителя, его тактовый входсоединен с выходом генератора 7 тактовых импульсов и с входом элемента 8 задержки, а выход " с информационным входом блока 2 памяти входных сигналов. Регистры 3 сдвига блока 2памяти имеют по НМх п+1 разря(в+1) -й (знаковый) разряд первогооперанда подключен к нулевой шине.Такое включение сумматора 5 обеспечивает использование его в ка;честве вычитающего блока, когдапервый операнд является положительным числом, а второй операнд - отрицательным числом. Выход сумматора5 соединен поразрядно (с 1-го по(а+1) -й разряды) с первым входом1-разрядного сумматора 6. В сумматоре 6 старшие разряды первого операнда, начиная с (а+1) -го разряда,объединены, а вход переноса в младший разряд подключен к нулевой шине. Такое включение является естественным (следует непосредственно изправила двоичной арифметики) при суммировании двух операндов, первыйиз которых знакопеременный и имеетменьшую разрядность, чем второй1 т.е, первое слагаемое меньше поабсолютной величине), а второй операнд всегда положителен. Второй входсумматора подключен поразрядно к выходу блока 10 памяти выходных сигналовобразованному прямыми выходами последних разрядов регистров 11 сдвига, авыход - к информационному входу блока 1 О и к первому входу блока 9 сравнения с порогом. Регистры 11 сдвигаблока 1 О памяти выходных сигналовимеют по М разрядов каждый, а их общее число составляет 8 и равно разрядности сумматора 6. Тактовые входы регистров 11 сдвига объединены и подключены к выходу элемента 8задержки. Входы начальной установкирегистров 11 сдвига объединены иподключены к выходу блока 12 начальной установки. В последнем резистор 13 и конденсатор 14 включены последовательно между шиной 4 логической "1" и нулевой шиной, образуя .времязадающую цепь, к которой подключен выходной инвертор 15. Разрядывторого входа блока 9 сравнения подключены к шине 4 логической "1" и кнулевой шине в соответствии с требуемым значением порога. Выход блока 9сравнения является выходом накопителя,Данное устройство выполняет накопление импульсных сигналов в одном/ последующее сравнение накопленногосигнала с порогом в соответствиис правилом накопления на скользящеминтервале5(,1)1=0где и - число накапливаемых импуль сов (ширина скользящего интервала);х - квантованные по амплитудек.ьи времени значения входногосигнала, задержанные на 3.15(г)тактов;у - квантованные по амплитудеки времени значения выходногосигнала;с - цифровой порог.Для пояснения принципа работы накопителя применяем правило накопления на скользящем интервале в г-мканале, Запишем выражение или Е-го иЙ) -го периодов работы:25-(г) Мх =хк + "1 " кк-ь+ "к-и+1(И ф)К.1у") в правую часть, получим пос)теприведения подобных членов рекурент"ное правило работы накопителя в г-иканалеа 40 Прннцип работы накопителя в соответствии с выражением 14 ) поясняетсяна примере его функционирования приконкретных значениях числа каналовМ=4 и числа накапливаемых импульсов 45 И=3. Указанному примеру соответствуют и временные диаграммы на фиг.2,причем на временных диаграммах значения сигналов на всех )4 нформационних цифровых многоразрядных входах и выходах двоичные многоразрядные числа) представлены условнов виде импульсов с амплитудой, пропорциональной величине соответствую"щих сигналов. Для определенности временные диаграммы приведены для случая, когда на входе накопителя действует сигнал, соотгетствующий наличию трех импульсов в первом и треть 1215168ем каналах, причем амплитуды импульсов в каждом из каналов составляют соответственно три и одну услов" ную единицы,5После включения питания накопитель автоматически приводится в исходное положение, при котором регистры 3 и 11 сдвига блоков 2 и 10 памяти сброшены в нулевые состояния. Сиг нал сброса вырабатывается блоком 12 начальной установки следующим образом.ЭКонденсатор 14 блока 12 до включения .питания разряжен. В момент включения питания напряжение на конденсаторе не изменяется скачком, поэтому на входе инвертора 15 оказывается уровень логического "0", а на .его выходе - уровень логической "1"По мере заряда конденсатора 14 через резистор 13 напряжение на конденсаторе растет и через время, определяемое постоянной времени заряда время- задающий цепи, достигает уровня, при котором инвертор переходит из единичного в нулевое состояние. В результате на выходе блока 12 начальной уста" новки оказывается сформированным положительный импульс (16 на Фиг.2), который поступает на входу началь" ной установки регистров 3 и 11 сдвига и устанавливает их в нулевое состояние. Входной сигнал (19 на фиг.2) по ступает на информационный в:од аналого-цифрового преобразователя 1, на тактовый вход которого поступают импульсы с выхода генератора 7 тактовых импульсов (17 на фиг.2) с,пери"40 одом, равным длительности накапливаемых импульсов. Проквантованный по амплитуде и времени сигнал 20 фиг.2 ), представленный двоичным45 и-разрядным кодом, с выхода аналогоцифрового преобразователя 1 поступает поразрядно в регистры 3 сдвига блока 2 памяти входных сигналов, на тактовые входы которых с выхода элемента 8 задержки поступает после 50 довательность импульсов сдвига (18Т Т на фиг.2) с периоцом Тд=определяющим время обработки одного канала (,Т - период следования входных импульсов в каждом из каналов). Отсчеты входного сигнала, относящиеся к смежным каналам, оказываются всегда в смежных разрядах регистров 3 сдвига и последовательно продвигаются в них. Так как число разрядов регистров 3 сдвига составляет И = Ми+1 = 13, то полностью хранится .информация о входном сигнале в и ( трех)предьщущих периодах всех М (четырех) каналов и очередное значение обрабатываемого канала.Как видно из изложенного, в первом и последнем разрядах регистров 3 сдвига находится информация, относящаяся к одному и тому же обрабатываемому в данном такте каналу, причем в первых разрядах это х (" = х , а в последних разк ( к ф (рядах - хк и = х к.з, Указанные значения входного сигнала поступают одновременно в сумматор 5, при" чем х(, - в прямом коде, а х( (1 в обратном коде (21 и 22 на фиг.2), так как х подается с инверсных выходов последних разрядов регистров 3 сдвига. Обратный код числа хвместе с сигналом логической (М"1", подаваемой в сумматор 5 с шины 4 логической "1" (,23 на фиг.2), образует дополнительный код числа х так, что на выходе сумматора 5 (1оказывается число, равное разности х - х(" = х(1 " х (24к к ь к кЗ фиг.2). Это число поступает в сумматор 6, на второй вход которого одновременно подается предыдущее значение выходного накопленного сигнала обрабатываемого канала у( 1 =у(., с выходов последних разрядов регистров 11 сдвига блока 10 памяти( 17 на фиг.27После суммирования на выходе сумматора 6 образуется положительное число, представляющее накопленное значение выходного сигнала обрабатываемого канала у "1= = у(", которое поступает на вход блока 9 сравнения с порогом и на вхо" ды регистров 11 блока 10 памяти выходных сигналов. Значение у(к сравнивается с порогом, величина которого в виде двоичного числа постоянно действует на втором входе блока 9 ( 25 на фиг.2). При превышении выходным сигналом у (" порога на выхокде накопителя появляется нормированный по амплитуде импульс, наличие которого свидетельствует об обнаружении накопленного сигнала в данном канале ( 28 на фиг,2). При поступленин очередного импульса сдвига чис(1ло у записывается в первые разряды регистров 11 сдвига блока О памяти ( 26 на фиг.2), очередное значение входного сигнала записывается в первые разряды регистров 3 сдвига блока 2 памяти, вся информация в регистрах 3 и 1 сдвигается на один разряд, и накопитель переходит к обработке второго канала. Ровно через четыре такта сдвига, т.е. через время Т, равное периоду следования импульсов, когда накопитель вновь будет обрабатывать первый канал в (1+1)-м такте , число у 1 окажется в последних разрядах регистров 11 сдвига, так как число разрядов регистров 11 равно числу каналов М=4.В процессе накопления п импульсов в смежных периодах накопленный сигнал может оказаться в п раз больше входного сигнала, поэтому разрядность чисел для его представления должна быть на 31 о 8 и(" - обозначение ближайшего целого числа, большего или равного самому числу) больше разрядности входного числа, чтобы исключить возможность переполнения разрядной сетки. Это достигается выбором числа регистров 1 сдвига, равным Гш +1 оя и 1, и соответствующей разрядностью сумматора 6.Формула изобретенияЦифровой накопитель импульсных сигналов, содержащий аналого-цифровой преобразователь, информационный вход которого является входом накопителя, тактовый вход соединен с выходом генератора тактовый импульсов, а выход - с информационным входом блока памяти входных сигналов, состоящего из м регистров сдвига с объединенными тактовыми входами, образующими тактовый вход блока, иблок сравнения с порогом, выход которого является выходом накопителя,о т л и ч а ю щ и й с я тем, что,с целью повышения быстродействия, внего введены первый сумматор, второй сумматор, блок начальной установки, элемент задержки и блок памяти ьыходных сигналов, состоящийиз Р = фп +3 Уо 8 пМ в .разрядных регистров сдвига с объединенными такто- О выми входами и входами начальнойустановки, образующими соответственно тактовый вход и вход начальнойустановки блока, где М - число каналов, и - число накапливаемых 15 импульсов,Уо 8 - ближайшее число, большее или равное Ход 1, приэтом регистры сдвига блока памятивходных сигналов выполнены М х И+ 1 разрядными, а их входы начальной 20 установки объединены и образуют вход,начальной установки блока, а первыйи второй его выходы, образованныесоответственно прямыми и инверсны.ми выходами первых и последних раз рядов регистров сдвига, подключенысоответственно к первому и второмувходам первого сумматора, вход пе реноса младшего разряда которогоподключен к вине логической "1", авыход - к первому входу второго сум-.матора, второй вход которого соединен с выходом блока памяти выходных сигналов, образованным прямьиивыходами последних разрядов регист"ров сдвига блока, информационныйего вход соединен с входом блокасравнения с порогом и с выходом вто"рого сумматора, тактовые входы блоков памяти входных н выходных сиг О налов подключены к генератору тактовых импульсов через элемент задержки,а вход начальной установки блоков-памяти вйдных и выходных сигналовк выходу блока начальной установки, 45 вход которого соединен с шинойлогической "1", причем разрядыпорогового сигналы блока сравнения с порогом подключены к шине логической "1" и Ьулевой ши не.,2 Су ов Составитель Е, редактор М.Келемеш Техред О,НецеКоррект ска з 911/5 ное НИИПИ 5 ал ППП "Патент", г.ужгород, ул.Проектная,Тираж 818 Государственн по делам изобретений 3035, Москва, Ж, Подо комитета СССРи открытийаушская наб., дГ