Устройство для контроля цифровых блоков

ПИСАНИЕ ИЗОБРЕТЕНИЯВТОРСКОМУ СВИДЕТЕЛЬСТВУ них. Цельюппение достот обеспечей фк ф ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССРФ 1120338, кл. С 06 Р 11/26, 1983.Авторское свидетельство СССРУ 1269139, кл. С 06 Р 11/26,08.10.85,(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХБЛОКОВ(57) Изобретение относится к цифровойвычислительной технике и может бытьиспользовано для контроля работоспособности цифровых блоков и локализации неисправных узлов визобретения является повьверности контроля за сче,ЯО 1343417 ния контроля уровней входных сигналов. Устройство содержит генератор 1тестов, группы 2 входов-выходов, мультиплексоры 3, 4, 5, формирователь 6сигналов режима аналогового контроля,блок 7 индикации, аналоговый мультиплексор 8 контролируемых сигналов,блоки памяти 9, 10, сигнатурный анализатор 11, блок 12 управления, двухпороговый компаратор 13 напряжений,формирователь 14 опорного напряженияверхнего порога, блок 15 памяти, формирователь 16 опорного напряжениянижнего порога, блок 17 сравнениясигнатур, сумматоры 18, 19 по модулюдва, 1 К-триггер 20, 0-триггер 21,элемент 22 задержки, элемент И 23.В предлагаемом устройстве при контроле временных последовательностей цифровых сигналов методом сигнатурногоанализа одновременно осуществляетсяконтроль уровня цифровых сигналов по1343417 1Изобретение относится к цифровой вычислительной технике и может быть использовано для контроля работоспособности цифровых блоков и локализации неисправных узлов в них.Цель изобретения - повышение досто верности контроля за счет обеспечения контроля уровней входных сигналов.На Фиг.1 представлена структурная схема устройства; на Фиг.2-4 - структурные схемы соответственно блока управления, блока сравнения сигнатур и двухпорогового компаратора напряжений.Устройство (фиг.1) содержит генератор 1 тестов, выход стимуляции 2 а, синхровход 2 б, группу информационных ВхОдОВ 2 В, группы ВхОдОВ СтОп .цПуск" и синхронизации 2 г, 2 д и 2 е соответственно, мультиплексоры 3-5 сигналов "Стоп, "Пуск" и синхронизации соответственно, Формирователь б сигналов режима аналогового контроля, блок 7 индикации, аналоговый мультиплексор 8 контролируемых сигналов, первый и второй блоки 9 и 10 памяти, сигнатурный анализатор 11, блок 12 управления, двухпороговый компаратор 13 напряжений, Формирователь 14 опорного напряжения верхнего порога П третий блок 15 памяти, Формирователь 16 опорного напряжения нижнего порога П , блок 17 сравнения сигнатур,нсумматоры 18 и 19 по модулю два, 1 К-триггер 20, П-триггер 21, элемент 22 задержки, элемент И 23.Формирователь б сигналов режима аналогового контроля состоит из генератора 24 и триггера 25. налов Стоп, Пуск и синхронизациисоответственно.Далее позициями обозначены 31 10.прямой выход генератора 24; 32 - ин%версный выход генератора 24, являющийся первым выходом Формирователя 6;33-35 - группы адресных входов мультиплексоров сигналов СТОП, ППускпи синхронизации соответственно; 3638 - входы СТОП, Пуск и синхронизации сигнатурного анализатора 11;39 - информационный вход регистра 27;40-43 в . адресные входы соответственноблока 7 индикации, мультиплексора 8,блоков памяти 9 и 10; 44 - вход сброса регистра 27; 45 - группа выходовуправляющей информации блока 12 управления; 46-48 - первый, второй и третий входы компаратора 13; 49группа адресных входов третьего блока15 памяти; 50 - стробирующий выходсигнатурного анализатора 11; 51 -установочный вход сигнатурного анализаверхнему и нижнему порогам, характерным для .Той или иной элементной базыконтролируемых цифровых блоков, Вслучае несоответствия установленномууровню хотя бы одного бита сформированная сигнатура будет отличаться отэталонной Устройство позволяет наряду с контролем временных последовательностей цифровых сигналов осуществлять одновременно контроль ихединичных и нулевых уровней любогостандартного вида, кроме того, имеется возможность контроля в широкихпределах величины постоянных иликвантованных по времени аналоговыхнаПряжений любой полярности, что существенно повышает достоверность контроля цифровых блоков. 4 ил 1 табл. Сигнатурный анализатор 11 состоитиз формирователя 26 измерительного интервала и регистра 27 сдвига с обратными связями (РСОС).Позициями 28-30 обозначены информационные входы мультиплексоров сигтора 11; 52 - синхровход регистра 27;53 и 54 - первая и вторая группы информационных входов блока 17; 55 и56 - первая и вторая группы информационных выходов третьего блока 15 па 35 мяти; 57 и 58 - соответственно управляющий и установочный входы блока 12 управления; 59, 60 и 61, 62 - первые я вторые входы сумматоров 18 и 19 по модулю два соответственно; 63 - вы 40 ход равенства блока 17 сравнения сиг 343417натур; 64 - информационный выход устройства; 65 - вход начальной установки устройства.Блок 12 управления (фиг.2) содержит блок 66 сравнения кодов, счетчик 67, переключатели 68 и 69, элемент 70 задержки и элемент ИЛИ 71, Позицией 72 обозначен выход блока 66, позицией 73 - вход сброса счетчика 67. 10Блок 17 сравнения сигнатур (Фиг.3) содержит запоминающее устройство (ЗУ) 74 эталонных сигнатур и компаратор75 кодов.Двухпороговый компаратор 13 15 (фиг.4) напряжений содержит компаратор 76 верхнего порога и компаратор 77 нижнего порога.Устройство работает следующим. образом. 20Генератор 1 тестов вырабатывает стимулирующие сигналы, которые через выходы стимуляции 2 а устройства поступают в контролируемый цифровой блок, Для обеспечения синхронности 25 , стимулирующих сигналов с контролируемымии управляющими сигналами, формируемыми контролируемым цифровым блоком, из последнего через синхровход 2 б устройства в генератор 1 З 0 поступает опорный синхронИзирующий сигнал. При этом на информационные входы 2 в устройства и далее на входы п мультиплексора 8 поступают вырабатываемые контролируемым цифровым бло- З 5 ком контролируемые сигналы, представляющие собой определенные временные последовательности цифровых сигналов,постоянные или квантованные по времени аналоговые напряжения. Через 40 входы 2 г, 2 д, 2 е устройства от контролируемого цифрового блока на входы 28-30 мультиплексоров 3-5 поступают наборы управляющих сигналов. Контроль работоспособности или диагностирова ние цифрового блока осуществляется путем поочередной автоматической проверки поступающих на него временных последовательностей цифровых сигналов с одновременным контролем их единич ных и нулевых уровней и постоянных или аналоговых напряжений.В блоке 12 управления переключателем 69 устанавливают номер того контролируемого сигнала, с которого долж на начинаться проверка цифрового блока, а переключателем 68 - номер последнего проверяемого контролируемого сигнала.При подаче импульса на вход 65 начальной установки устройства триггеры 20 и 21 сбрасываются, формирователь 26 измерительного интервала и РСОС 27 сигнатурного анализатора 11 устанавливаются в исходное состояние ожидания запускающего сигнала. Задним фронтом импульса начальной установки на входе 58 блока 12 управления в счетчик 67 записывается начальный код, поступающий с первого переключателя 69 (начального номера контролируемого сигнала), Указанный код с выхода счетчика 67 поступает на группу 45 выходов управляющей информации блока 12 управления и далее на входы 40-43, 49 и 54 соответственно блока 7 индикации, мультиплексора 8 контролируемых сигналов, первого 9, второго 10 и третьего 15 блоков памяти и блока 17 сравнения сигнатур. На входе 72 блока 66 сравнения кодов при этом сигнал отсутствует. Для четкой работы устройства длительность сигнала на - чальной установки должна быть больше величины задержки элемента 70 блока 12 управления. При этом в мультиплексоре 8 открыт канал, соответствующий установленному номеру контролируемого сигнала, по которому выбранный для проверки контролируемый сигнал Пх поступает на вход 47 двухпорогового компаратора 13 напряжений. С выходов 55 и 56 третьего блока 15 памяти на формирователи 14 и 16 поступают коды величин опорного напряжения для верхнего и нижнего порогов соответственно. Выбранные опорные напряжения верхнего порога П, и нижнего порога Пподаются соответственно на входы 46 и 48 двухпорогового компаратора 13, осуществляющего сравнения контролируемого сигнала Ос опорными напряжениями Ц и П . В таблице приведено состояние инверсного 59 и прямого 61 выходов компаратора 13 для различных полярностей и соотношений величинальпнп343417 Состояние выходов двухпорогового компаратора Соотношение величин контролируемогосигнала и опорныхнапряжений прямого 61 инверсного 59 Для отрицательныхсигналов Для отрицательныхсигналов Для положительныхсигналов Для поло- жительных сигналови и 1ф х 11вп 1 0 1 х1 нп 1 Пх 1 х вл 0 0 С выхода второго блока 10 памяти20 на входы управления полярностью формирователей 14 и 16, а также на входы 60 и 62 сумматоров 18 и 19 вьдает - ся сигнал "0", если контролируемый сигнал положителен, или сигнал "1" 25 в случае отрицательной полярности контролируемого сигнала. На адресные входы 33-35 мультиплексоров 3-5 поступает код выбора набора управляющих сигналов, записанный в соответствующей данному номеру контролируемого сигнала ячейке первого блока памяти.На входы 36-38 сигнатурного анализатора 11 поступают соответствующие управляющие сигналы "Стоп", "Пуск"35 и синхронизации, относящиеся к данному контролируемому сигналу. При поступлении сигнала "Пуск" на вход 37 сигнатурного анализатора 1 он проходит на формирователь 26 измеритель О ного интервала, который переходит в состояние измерения и вырабатывает импульс установки, поступающий на вход 44 начальной установки регистра 27. При этом в формирователе 26 блокируется воздействие управляющих сигналов "Пуск", поступающих на вход 37, разрешается прием сигналов "Стоп", поступающих на вход 36 и вырабатывается измерительный (временной) строб, разрешающий прохождение управляющих сигналов синхронизации с входа 38 сигнатурного анализатора 11 на синхровход С РСОС 27 и через синхровыход 52 на С-вход 1 К-триггера 20.55При этом, если уровень Б всех нулевых битов контролируемой последова-тельности, поступающей на вход 47 двухпорогового компаратора 13, меньше опорного напряжения Б Нп нижнего порога, поступающего с формирователя 16 на вход 48 компаратора 13, а уровень Ух, всех единичных битов контролируемой последовательности больше опорного напряжения Бверхнего порога, поступающего с формирователя 14 на вход 46 компаратора 13, то независимо от полярности цифровых сигналов, представляющих контролируемую последовательность, на выходе 1 К-триггера 20 будет последовательность, по времени повторяющая контролируемую, а по уровню единиц и нулей выраженная,в уровнях ТТЛ (ИМС серий 155, 133, 533),Исключение влияния полярности контролируемых сигналов достигается за счет сумматоров 18 и 19 по модулю два, первые входы которых подключены к соответствующим выходам 59 и 61 двухпорогового компаратора 13 напряжений. При положительной полярности контролируемых сигналов из второго блока 1 О памяти на вторые входы 60 и 62 сумматоров 18 и 19 подается "0" и сигналы на выходах указанных сумматоров повторяют сигналы на их первых входах. Если же на вторые входы этих сумматоров подается "1", что имеет место при контроле последовательностей, представленных отрицательными сигналами, то на выходах сумматоров будут сигналы, инвертированные по отношению к сигналам на первых входах этих сумматоров.Сигналами синхронизации в РСОС 27 записывается поток данных, поступаю-. щих с выхода 1 К-триггера 20 на ин" формационный вход 39 сигнатурного анализатора 11, Поступающий с выходаформируются 1 п и Бнп тоже отрицатель 7 13434. мультиплексора 3 на вход 36 сигнатурного анализатора.11 сигнал "Стоп"переводит формирователь 26 в состояние ожидания нового запускающего сигнала Пуск . При этом прекращается11 11 5формирование измерительного строба,в связи с чем .запрещается прохождениеимпульсов синхронизации на соответствующий РСОС 27 и С- вход 1 К-тригге-;ра 20,После окончания измерительного интервала код состояния РСОС 27, т.е.сигнатура (К-разрядное двоичное число), через группу 53 выходов сигнатур ного анализатора 11 поступает нагруппу входов блока 17 сравнения сигнатур и далее на вторую группу информационных входов компаратора 75 кодов, на первую группу информационныхвходов которого поступает эталоннаясигнатура, записанная в соответствующей проверяемому контролируемому сигналу ячейке ЗУ 74 эталонных сигнатурблока 17 сравнения сигнатур. 25Если сформированная сигнатура соответствует эталонной,что имеетместо при соответствии контролируемойпоследовательности цифровых сигналовзаданным требованиям по уровням еди- ЗОничных и нулевых битов и их временной расстановке, то с выхода 63 блока 1 сравнения сигнатур считываетсясигнал , в противном случае "0".Этот сигнал поступает на П-вход триг 35гера 21, запись информации в которойосуществляется задним фронтом измерительного строба, поступающего из сигнатурного анализатора 11 через выход, 50 на С-вход триггера 21.40Если сигнатура первого контролируемого сигнала правильная, т.е. соответствует эталонной, то 0-триггер21 переключится в состояние "1" и навход элемента И 23 и на информационный выход 64 устройства поступит разре 1 пающий потенциал, При этом заднимФронтом измерительного строба черезэлемент 22 задержки и элемент И 23увеличивается на единицу содержимое 50счетчика 67 блока 12 управления, чтосоответствует установлению на выходах45 блока 12 управления кода следующего номера контролируемого сигнала. 55При этом в мультиплексоре 8 закрывается канал прохождения предыдущегоконтролируемого сигнала и открывается канал прохождения следующего конт 17 8ролируемого сигнала. На адресные входы 33-35 мультиплексоров 3-5 поступает код выбора набора управляющих сигналов, с выходов 55 и 56 третьегоблока 15 памяти на формирователи 14 и 16 поступает код выбора опорных напряжений соответственно верхнего инижнего порогов, с выхода второго )блока 10 памяти на формирователи 14и 16 и входы 60 и 62 сумматоров 18 и 19 поступает "1" или "0" с ЗУ 74 эталонных сигнатур блока 17 сравнения сигнатур, - считывается сигнатура, соответствующая номеру следующего контролируемого сигнала. Цикл измерения повторяется и, если сигнатура второго контролируемого сигнала правильная, то аналогичным образом устройство переходит к проверке третьегосигнала и т.д. Если сигнатуры всехсигналов правильные, то счетчик 67 от начального состояния последовательно проходит через все состояния допоследнего. После проверки последнего контролируемого сигнала, если его сигнатура правильная, счетчик 67 переключается в состояние, когда на его выходах устанавливается код, равный коду, набранному на втором переключателе 68. При этом на выходе 72 блока 66 сравнения кодов вырабатывается сигнал, который через элемент 70 задержки и элемент ИЛИ 71 поступает на вход 73 начальной установки счетчика 67, и цикл контроля повторяется сначала.Если цоступающий на вход 47 двух- порогового компаратора 13 контролируемый сигнал Б представляет собойпостоянное или квантованное по времени аналоговое напряжение положительной полярности, то он в компараторе13 сравнивается с положительными опорными напряжениями верхнего Ю 1 р инижнего Пп порогов, поступающими навходы 46 и 48 соответственно. При фнпкП кпт е ко да контролируемый сигнал в норме, на вы" ходах 59 и 61 компаратора 13 устанавливаются сигналы "1". Так как одновременно из второго блока 1 О памятина входы 60 и 62 сумматоров 18 и 19поступает "0", то на выходах этихсумматоров появляются сигналы "1",которые поступают на К-вход и 1-вход триггера 20. Для Бк отрицательной полярности13434ной полярности. В этом случае приИд / ( /П/ ( /Пвп / на Выходах59 и 61 компаратора 13 устанавливаются сигналы 0", но за счет того, что5при этом на входы 60 и 62 сумматоров18 и 19 из второго блока 10 памятивыдается "1", на выходах сумматоров18 и 19 по модулю два и К- и 1-входах триггера 20 снова устанавливаются сигналы "1",При контроле постоянных или квантованнь 1 х по времени аналоговых напряжений в качестве сигналов Пуск,Стоп и синхронизации, управляющих 15работой сигнатурного анализатора 11,используются выходные сигналы формирователя 6, которые поступают наодин из заранее выбранных входов соответствующих мультиплексоров 4-5,При этом .управляющие сигналы синхронизации снимаются с инверсного выхода32 генератора 24, а сигналы "Пуск" иСтоп - с выхода счетного триггера25 Формирователя б В результате при 25проверке любого контролируемого сигнала, представленного в виде постоянного или аналогового напряжения любой полярности, формирователем 26сигнатурного анализатора 1 вырабаты- Зпвается один и тот же измерительныйстроб, разрешающий прохождение толькодвух импульсов синхронизации наРСОС 27 и С-вход 1 К-триггера 20, Таккак при /П нп / ( /П х/ (/П/ навходах К и 1 триггера. 20 стоит "1",то его состояние будет изменятьсякаждый раз при поступлении на С-входимпульса синхронизации, Таким образом, в течение измерительного интервала на входе 39 сигнатурного анализатора 11 будет определенная двоичная последовательность, в результатечего на выходе 53 сигнатурного анализатора будет формироваться сигнатура 00010, одна и та же для всехпостоянных или аналоговых Пх, находящихся в пределах установленных порогов. Укаэанная сигнатура должна бытьзаписана в качестве эталонной в соответствующих ячейках ЗУ 74 блока 17сравнения сигнатур.При несоответствии Пнорме, т,е.И/И,/ или И/ (И ,/,сигналы на выходах 59 и 61 компаратора 13 и соответственно на К- и 1 входах триггера 20 будут в противофазе (поп и п 1 или п 1" и поп)В результате вид двоичной последователь 1710ности на информационном входе 39 сигнатурного анализатора 11 изменится, а сформированные последним сигнатуры 00011 для /11 х /И ьп / или 00000 для /3/ ( /11 н / будут отличаться от эталонной, Таким образом, при проверке любого постоянного или аналогового напряжения результирующая сигнатура может быть только трех видов: 00010 для И , / ( И/ ( И . /, оо 01 1 для /11 х / ) /0 з / и 00000 для И х / ( /О/, анализ которых позво. ляет получать дополнительную информацию о состоянии контролируемого напряжения.Если в процессе проверки сигнатура контролируемого сигнала оказывается неправильной (отличной .от эталонной),то на выходе 63 блока 17 сравнения сигнатур устанавливается сигнал "0", который записывается в П-триггер 21, и на вход элемента И 23 и на информационный выход 64 устройства поступает запрещающий потенциал. Прохождение счетных импульсов через элемент И 23 на счетчик 67 через управляющий вход 57 блока 12 управления запрещено и на выходе 45 блока 12 управления остается код номера сигнала, который классифицирован как неисправный, Блок 7 индицирует номер этого контролируемого сигнала .или непосредственно номер соответствующей отказавшей части контролируемого блока. Таким образом, в случае неработоспособности контрлируемого цифрового блока обеспечивается оперативная информация о месте повреждения, вплоть до номеров отказавших частей (узлов) или микросхем с целью их замены.Использование предложенного устройства для контроля и диагностирования цифровых и цифро-аналоговых блоков позволяет за счет осуществления им наряду с автоматическим контролем временных последовательностей цифровых сигналов методом сигнатурного анализа одновременного контроля их "единичных" и "нулевых" уровней любых стандартных перепадов (ТТЛ, КМОП, ЭСЛ), а также обеспечения им возможности контроля в широких пределах постоянных или квантованных.по времени аналоговых напряжений любой полярности, существенно повысить достоверность контроля цифровых и цифро-аналоговых блоков.1113434 Формула изобретения Устройство для контроля цифровых блоков, содержащее генератор тестов,5 аналоговый мультиплексор контролируемых сигналов, сигнатурный анализатор, блок управления, блок индикации, блок сравнения сигнатур, элемент И, элемент задержки, Б-триггер, первый 10 блок памяти и три мультиплексора управляющих сигналов, причем выход и синхровход генератора тестов соединены соответственно с информационным выходом и синхровходом устройст ва, группа информационных входов аналогового мультиплексора контролируемых сигналов образует группу информационных входов устройства, входы "Пуск, пСтоп и синхронизации сиг О натурного анализатора соединены с выходами соответствующих мультиплексоров управляющих сигналов, информационные входы которых образуют группу информационных входов устройства, стро бирующий выход сигнатурного анализатора соединен с синхровходом Э-триггера и с входом элемента задержки, выход которого соединен с первым входом элемента И, выход которого подклю- Зо чен к синхровходу блока, управления, выход 0-триггера является выходом признака ошибки устройства и подключен к второму входу элемента И, информационный вход 0-триггера соединен З с выходом равенства блока сравнения сигнатур, первая группа информационных входов которого соединена с группой информационных выходов сигнатур- ного анализатора, группа выходов бло О ка управления соединена с группой адресных входов аналогового мультиплексора контролируемых сигналов, группой входов блока индикации, второй группой информационных входов блока срав нения сигнатур и группой адресных входов первого блока памяти, первая, вторая и третья группы информационных выходов которого соединены с группами адресных входов соответствующих муль О типлексоров управляющих сигналов, вход начальной установки устройства соединен с установочными входами сигнатурного анализатора, блока управ 17 12ления и входом установки в "О 0-триггера, о т л .и ч а ю.щ е е с я тем,что, с целью повышения достоверностиконтроля эа счет обеспечения контроляуровней входных сигналов, устройствосодержит формирователи опорных напряжений верхнего и нижнего порогов,двухпороговый компаратор напряжений,первый и второй сумма. торы по модулюдва, 1 К-триггер, формирователь сигналов режима аналогового контроля, второй и третий блоки памяти, группы адресных входов которых соединены сгруппой выходов блока управления,первая и вторая группы информационных выходов третьего блока памятиподклшчены к группам информационныхвходов формирователей опорных напряжений, выходы которых соединены соответственно с первым и вторым информационными входами двухпорогового компаратора напряжений, третий информационный вход которого соединен с выходом аналогового мультиплексораконтролируемых сигналов, инверсныйи прямой выходы двухпорогового компаратора напряжений соединены с первыми входами первого и второго сумматоров по модулю два соответственно, выходы первого и второго сумматоров помодулю два подключены соответственнок К- и 1-входам 1 К-триггера, вторыевходы сумматоров по модулю два соединены с информационным выходом второго блока памяти и входами управления полярностью формирователей опорных напряжений, синхровход 1 К-триггера соединенс синхровходом сигнатурного анализатора, информационный вход которогоподключен к выходу 1 К-триггера, первый и второй входы установки в "О"которого соединены соответственно свходом начальной установки устройства и выходом элемента задержки, второй информационный вход третьегомультиплексора управляющих сигналовсоединен с первым выходом формирователя сигналов режима аналоговогоконтроля, второй выход которого подключен к вторым информационнымвходам первого и второго мультиплексоров управляющих сигна -лов,. Диды к остав ехред актор Е.Папп,Чер ре аказ 4825 Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная,Тираж 672ВНИИПИ Государственного коми по делам изобретений и открыт 1 ЗО 35, Москва, Ж, Раушская Подписноеета СССРйнаб д, 4/5