Цифровой фильтр

(191 (111 ГОСУДАРСТНЕННЫЧ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Московский институт электроннойтехники(54)(57) 1. ЦИФРОВОЙ ФИЛЬТР, содержащий Й сдвиговых регистров, блок памяти, сумматор, блок синхронизации и выходной регистр, причем информационный вход первого сдвигового регистра является входом фильтра, выход 1 -го (1=1,2М) сдвигопого регистра соединен с информационным входом (+1)-го сдвиговогорегистра, выход блока памяти соединен с первым информационным входом сумматора, выход которого соединен с информационным входом выходного регистра, выход которого соединен с вторым информационным входом сумматора и .является выходом фильтра, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия в режиме перестройки фильтра, он дополнительно содержит регистр среза, шифратор, регистр адреса, регистр кода, дешифратор, элемент ИЛИ, причем выход-го сдвигового регистра ( 1,2 Ч) соединен с информа - ционным входом-го разряда регистра среза, установочный вход-го разряда которого соединен с-м выходом дешифратора, вход которого В 10 06 Р 15/353 /Фр.-. соединен с выходом регистра кода, информационный вход которого соединен с выходом шифратора и с информационным входом регистра среза, выход которого соединен с адресным входом и.,ока памяти, выход-го разряда регистра среза соединен с-м входом шиФратора и с-м входом элемента ИЗЦ 1, выход которого соединен с первым входом блока синхронизации, первый выход которого соединен с входом чтения блока памяти и тактовым входом сумматора, второй выход блока синхронизации соединен с тактовым входом регистра адреса и тактовым входом регистра кода, третий Ф выход блока синхронизации соединен с тактовым входом-го сдвигового регистра, тактовым входом регистра среза, тактовым входом выходногофс регистра, четвертый выход блока сикх. ронизации соединен с входом параллельной записи первого сдвигового регистра, второй вход блока синхронизации является тактовым входом фильтра.2. Фильтр по п. 1, о т л и ч аю щ и й с я тем, что блок синхронизации содержит 18 -триггер, элемент НЕ, первьп, второй, третий элементы И, счетчик циклов и элемент задержки, причем 5 -вход КЯ- триггера объединен с входом элемента НЕ и является первым входом блока, выход элемента НЕ соединен с 1 -входом Ю -триггера, прямой выход которого является первым выходом блока и соединен с первым входом первого элемента И, выход которого является вторым выходом блока, вы 3 1Перед началом вычисления очередного П -го выходного отсчета в первый регистр сдвига 1.1 под управлением импульсов записи, показанных на фиг. Зе, вводится очередная выборка входного сигнала ХИмпульс занпнси новых операндов (фиг, Зе) формируется на четвертом выходе 20 блока 11 управления путем пропускания импульса с тактового входа 15 через третий элемент И 25 в том случае, если счетчик 26 циклов, отсчитав В циклов, вырабатывает сигнал открывания третьего элемента И 25, Импульс с четвертого выхода 20 блока управления подается на управляющие входы параллельной записи первого регистра сдвига 1.1, Зтот же импульс с задержкой С (Т/2 (Т), где Т период тактовых импульсов (фиг. За), осуществляемой на элементе 27 задержки, обнуляет счетчик 26. цик- лов, подготавливая его к счету циклов при вычислении очередного п-го выходного отсчета. Теперь в И регистрах сдвига .1-1.11 находятся операнды 22 2 , которые для рассматриваемого нерекурсивного цифрового фильтра представляют собой Ч последних отсчетов входного сигнала Х,ХХ ,.Период вычисления одного выходного отсчета У(п) по алгоритмам (3) и (4) в предлагаемом цифровом фильтре состоит из В циклов, границы которых показаны на фиг. Зе пунктирными вертикальными линиями.В начале каждого из В циклов 15 -триггер 21 находится в нулевом состоянии (временная диаграмма на фиг. Зб). Окончание очередного цикла происходит тогда, когда на всех входах, а следовательно, и на выходе элемента ИЛИ 8 присутствует нулевой потенциал, который обнуляет 18 -триггер 21, В этом случае тактовые импульсы (фиг, За) с входа 15 проходят через второй элемент И 24 на третий выход 19 блока 11 (временная диаграмма на фиг. Зе). По переднему фронту этих импульсов в каждом очередном )-м (1=0,1,В) цикле осуществляется сдвиг вправо на один разряд содержимого выходного регистра 7. Таким образом в соответствии с формулой (3) выполняется умножение на 2 суммы, накопленной в результате обработки предыдущих (с 20552 4номерами меньше 1)разрядов операндов. Импульсы с третьего выхода 19блока управления подаются также насчетный вход счетчика 26 циклов,который вырабатывает сигнал концаобработки очередной выборки послеотсчета циклов В, открывая третийэлемент И 25. Зтими же (фиг. Зе)импульсами осуществляется сдвиг О на один разряд вправо операндов,хранящихся в регистрах сдвига 1.1 -1.1 и фиксация очередного -го)среза операндов 2,22в Иразрядном регистре 2 среза. Зафиксированйый в регистре 2 срез анализируется 0 входовым элементомИЛИ 8, При этом возможны две ситуации.Все.разряды в регистре среза 2 имеют нулевые значения. Тогдана выходе элемента ИЛИ 8 присутствует нулевой уровень,15 -триггер2 остается в нулевом состоянии,первый элемент И 23 закрыт, второйэлемент И 24 открыт. В этом случаетактовый импульс (синхроимпульс) непроходит через первый элемент И 23.на второй выход 18 блока 11, поэтому информация с шифратора 3 в 30регистрах адреса 4 и кода 9 не фиксируется. Блок 5 памяти и сумматорвычитатель 6 неактивиэированы, таккак на первом выходе 17 блока 11(прямой выход КЯ-триггера), нулевойуровень. Никаких арифметическихопераций цифровой фильтр в этойситуации не выполняет. Очереднойтактовый импульс снова проходитчерез второй элемент И 24 на третийвыход 19 блока 11 и, как описано вы ше, выполняется следующий +1)-йцикл фиксации и анализа среза.11. Если при выполнении-го цикла хотя бы один иэ триггеров 1.1. -.й регистра 2 среза находится в 45 единичном состоянии, то на выходе Нвходового элемента ИЛИ 8 появляется единичный уровень и ББ-триггерустанавливается в единичное состояние, запрещая прохождение тактовых 50 импульсов через второй элемент И 24и пропуская их через первый элементИ 23 (временные диаграммы на фиг.Зд).При этом в течение каждого следующего из Р периодов тактовых им пульсов код с выхода регистра 2 среза поступает в шифратор 3, на выходе которого формируется 1. -разрядныйкод (Ь=1 од И) номера старшего (в вы 5 1205 полняемом такте) значащего разряда среза операндов Е (1 - порядковый номер разряда, его приоритет), имеющего ненулевое значение. Разряды в регистре среза пронумерованы, например, снизу вверх и принимают значения =1,2И.Код старшего ненулевого разряда по переднему Фронту тактовых импульсов, поступающих с выхода первого элемента И 23, Фиксируется в регистрах 9 кода и 4 адреса. При этом сигналом с прямого выхода ВБ-триггера 21 (временная диаграмма на фиг. Зб) активизируются блок 5 памяти и сумма тор-вычитатель б, Из ячейки блока 5 памяти, адрес которой соответствует коду старшего единичного разряда среза Е , считывается весовой коэффициент а который в сумматоре-вычи тателе б складывается с ранее накопленной суммой, хранимой в выходном регистре 7 (сдвиг в выходном регистре после арифметической операции не выполняется). Таким образом,осуще ствляется операция вычисления Ф( по формуле (4) и одновременное сложение ее с полученной в предыдуцих циклах частичной суммой (3) путем сложения (без сдвига) считыва 0 емой из памяти величины а;Е; с содержимым выходного регистра 7.В течение этого же такта зафиксированный в регистре кода 9 приоритетный код разряда Е. декодируется35 в дешифраторе 10, активизированный выход которого обнуляет 1 -й триггер 12,в регистре 2 среза. Теперь И-входовой элемент ИЛИ 8 и шифратор 3 анализируют новый код на выходе регистра 2 среза и снова возможны две ситуации: 1) на выходе элемента ИЛИ 8 находится нулевое значение и цикл обработки среза заканчивается; 21 хотя бы один триггер (из числа имеющих приоритет меньше ) в регистре 2 среза находится в единичном состоянии. В последнем случае описанная вьппе обработка нового старшего ненулевого разряда повто 50 рится. Так происходит до тех пор, пока все разряды регистра 2 среза 152 Ь не примут нулевое значение. На этом цикл обработки среза заканчивается, на выходе И-входового элементаИЛИ 8 возникает нулевой уровень,ВЯ-триггер 21 переключается в нулевое состояние, осуществляется очередной сдвиг в выходном регистре 7 и регистрах сдвига 1.1-1,М и новый +)-й срез фиксируется в регистре 2 среза - начинается новый +1)-й цикл. После выполнения В циклов обработки среза вводятся и выдаются из цифрового фильтра новые отсчеты и обработка новых выборок повторяетсяРекурсивный фильтр отличается от нерекурсивного только тем, что для рекурсивных фильтров М регистров сдвига 1.1-1.И разбиты на две группы из Ч и В (7+В=И) последовательно соединенных регистров. Параллельный (ш-разрядный) вход первого регистра иэ второй группы 8 .1 подключен к второй щ-разрядной группе выходов выходного регистра 7, которая является выходом фильтра 14, Управляющие входы параллельной записи первых регистров иэ первой и второй групп Ч .1 и Р.1 объединены и соединены с четвертым выходом 20 блока управления.Перед началом вычисления очередного О -го выходного отсчета под управлением импульсов фиг. Зе) в первый регистр сдвига первой группы 1 .1 параллельным кодом записывается очередная входная выборка Х, а в первый регистр сдвига второй группы 8 .1 - предыдущий выходной отсчет Хпоступающий с выхода цифрового фильтра. В И регистрах сдвига находятся операнды ЕЕ Е, которые представляют собой последних отсчетов входного сигнала Х,Х ,Х, , хранимых в регистрах первой группы , и последних отсчетов выходного сигнаХо- Хп.2Хь-я. хранимых в регистрах второй группы. Далее процесс обработки операндов ЕЕ Е осуществляется как описано выше.205152 Таегггггйге инггульог ялЬ гггриггер