Аппроксимирующий функциональный преобразователь

) 01) А 6 Р 15/35 ФС" ПИСАНИЕ ИЗОБРЕТЕН У СВИД ЬСТВ о ФУНКЦИ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТ 1 Ф(56) Смолов В,Б. Функциональные преобразователи информации.-Л.: Энерго- издат, 1981, с. 30, рис. 2-8, 2-9.Потапов В.И., Нестерук В.Ф., Флоренсов А.Н. Быстродействующие арифметнко-логические устройства цифровых вычислительных машин.-Новосибирск: НИСИ им. Куйбышева, 1978, с. 36, рис. .9.1.(57)Изобретение относится к автоматике, вычислительной технике и может быть использовано в гибридных вычислительнык системах для выполнения функциональных преобразований. Целью изобретения является повышение точн сти за счет применения в качестве аппроксимирующей функции сплайнов Эрмита-Чебышева, что позволяет осуществить гладкое преобразование аппроксимируемой функции. Технически цель достигается введением в преобразователь двух блоков памяти, схемы сравнения, пяти регистров, двух накапливающих сумматоров, двух дешифраторов, двух счетчиков и схемы обес- печения последовательности включения блоков, состоящей из двух триггеров, элемента ИЛИ, генератора и распределителя импульсов. Введение указанных блоков с соответствующими связями обеспечивает гладкую аппроксимацию1 Функций до производных первого по 1 ядка как в узлах интерполяции, так и на отдельных участках аппроксимации. Кроме того, позволяет воспроизводить как однозначные, так и много- Ф значные функции. 7 ил. Эюйс 3 аТ,Т, - безразмерные величины. 5 ф=а Т (6)о,Т, (8)представляет собой безразмерный кубический сплайн.Учитывая известные соотношения между локальной системой координат 80 и глобальной системой координат ХОУ, окончательные выражения, реализуемые предлагаемым функциональным преобразователем, имеют следующий вид; осов ес - 5 (й и к( 6 )ф+Ж 1 и о, +Ь () сов еС где 8 Д) -5 (5) Семейство безразмерных сплайнов (фиг. ба) хранится в блоке 19 памяти..С целью экономии памяти достаточно хранить симметричные и асимметричные влево (фиг. бц) сплайны, так как иэ одного асимметричного влево сплайна можно получить четыре асим.метричных сплайна (фиг, бо). Это достигается изменением направления выборки данных иэ блока памяти (от старших адресов к младшим), а также инверсией знака сплайна. ными касательными, в которых перваяпроизводная имеет разрывы, Для коэффициента сплайна справедливы следую-.щие выражения:Функциональный преобразовательобеспечивает аппроксимацию широкогокласса функций: степенных, тригонометрических, показательных, логарифмических, Лежандра, Лаггера, гиберболических и т.п., причем эти функции могут быть как однозначные(фиг. 561. Каждая функция имеет свой.1 О код, который хранится в первом регистре 3 и аппроксимируется наборомсплайнов, исходные данные которыххранятся в блоке 8 постоянной памяти, Для каждого сплайна в блоке 8 15 памяти хранятся пять информационныхслов: координаты Х , Уо, угол наклона хорды О , длина хордыи номерсплайна, При работе функциональногопреобразователя исходные данные хра нятся в регистрах 13 (М ), 14 (номер сплайна), 15 (0), 24 (х) и 25(у ). Запись исходных данных в реогистры 13, 14, 15, 24 и 25 осуществляет дешифратор 10.25 Код номера сплайна содержит:номер сплайна, хранимого в блоке19 постоянной памяти, являющегосяфункцией углов (фиг. 5 и 6): 6 180 (02 0)7 30 50 В блоке 19 памяти для каждогосплайна хранится фиксированное число ординат, например 64. Длина хордыдолжна быть меньше или равнаэтому Фиксированному числу. На 55 фиг. 7 показаны ординаты сплайна,выбираемые иэ блока постоянной памяти 19 при длине хорды, равной 12 единицам. Коды ординат, выбираемые для разряд, характеризующий направление выборки адресов иэ блока 19 памяти, "О в этом разряде соответству ет выборке от младших адресов к старшим, "1" - от старших к младшим,этот разряд управляет реверсом счетчика 16;разряд, характеризующий знак 40 сплайна (фиг. бб), поступающий надешифратор 21 знака приращения.Реверсивный счетчик 16 представ.ляет собой реверсивный счетчик суправляемым коэффициентом счета. Ко эффициент счета равен длине хорды8 . Код длины хорды Р поступает науправляющие входы реверсивного счетчика 16 с выхода регистра 15.1205каждой длины хорды 1 хранятся вблоке 17 памяти,В функциональном преобразователеприменен следящий принцип преобразования. Вычисления проводятся до техпор, пока вычисляемое значение Х,хранимое в регистре 30, не станетравным значению аргумента, хранимогов регистре 6. Сравнение этих двухвеличин осуществляет схема 7 сравнения,Распределитель 18 импульсов, счетчик 4, триггеры 5 и 12 и элементИЛИ 9 предназначены для логическогоуправления преобразователя. 15Преобразователь работает следующим образом.На вход преобразователя 2 подается код функции. Сигналом "Записькода функции" на входе 1 код функции записывается в регистр 3 и одновременно этим сигналом обнуляетсятриггер 5 и через элемент ИЛИ 9 триггер 12. При этом сигналом "О" напрямом выходе триггера 12 разрешается счет счетчику 4, а блок 8 памятипереводится из состояния высокогоимпеданса на выходе в рабочее состояние. Сигналом "1" на инверсномвыходе триггера 12 разрешается счет 30счетчику 62 (фиг. 3) распределителяимпульсов 18 и осуществляется обнуление реверсивного счетчика 16.На вход 36 преобразователя подается аргумент аппроксимируемой функ- З 5циональной зависимости. Сигналом"Запись аргумента" на входе 35 кодаргумента записывается в регистр 6.Код аргумента с выхода регистра 6поступает на вход схемы 7 сравнения 40и на ее выходе 41 появляется сигнал"0", а на выходе 37 - сигнал "1",запрещающий внешним устройствам запись в функциональный преобразователь нового аргумента на время преобразования.При этом на выходе 44 распределителя 18 импульсов появляется последовательность из пяти импульсов(временной интервал С -С, фиг, 4). 50Эта последовательность импульсовпоступает на вход счетчика 4, который, перебирая младшие разряды адресных входов, осуществляет выборкуисходных данных иэ блока постоянной 558 памяти. Дешифратор 1 О осуществляет запись х, в регистр 24,в регистр 25,сс в регистр 13 номер сплай 153 Ьна в регистр 14, 1 в регистр 15, Импульсом записи 1 в регистр 15 одновременно устанавливается триггер 12, Приэтом запрещается счет счетчику 4,блок 8 памяти переводится в состояниевысокого импеданса на выходе, запрещается счет счетчику 62 по шине 43(фиг. 3) и разрешается счет счетчику 63 по шине 43 (фиг. 3), снимается сигнал обнуления реверсивногосчетчика 16 (момент С 4, фиг. 4).На выходе 49 распределителя 18импульсов появляется импульс обнуления накапливающих сумматоров 27 и28, затем на выходе 47 распределителя 18 импульсов появляется сигнал,по которому код ХО проходит черезкоммутатор 26 и записывается в накапливающий сумматор 27, а код Упроходит через коммутатор 29 и записывается в накапливающий сумматор28 (временные интервалы С 4-С 5,фиг, 4). Одновременно с этимиэ блока 19 памяти выбирается кодпервой ординаты безразмерного сплайна, который умножается на длинусплайна 1 умножителем 20. Такимобразом, на выходе умножителя 20код ординаты сплайна, поступающийна вход блока 22 памяти, на выходахкоторого появляется приращение коор-динат Х и У, т,е, вторые и третьислагаемые Формул (6). Сигналами навыходах 45 и 46 распределителя 18импульсов эти слагаемые записываются в накапливающие сумматоры 27 и28. Сигналом на выходе 48 распределителя 18 импульсов осуществляетсязапись вычисленного значения Х врегистр 30 и одновременно этот сигнал изменяет содержимое реверсивного счетчика 16 и иэ блока 19 памятиначинается выборка следующей ординаты сплайна, Аналогичный процесспроисходит до тех пор, пока вычисленное значение Х не станет равнымзначению аргумента, записанному врегистре 6 (момент времени СФиг. 4), При этом на выходе 41 блока сравнения кодов появляется сигнал "1 ", по которому осуществляетсязапись вычисленного значения У врегистр 3 и обнуление счетчиков 62и 63 (фиг. 3) распределителя 18 импульсов. Функциональный преобразователь переходит в режим ожиданиязаписи нового аргумента, на выходе37 появляется сигнал "0", снимающий7 1205записи нового аргумен 53 информационными входами соответственно первого и второго коммутаторов,выход третьего регистра соединен свторым информационным входом второго коммутатора, о т л и ч а ю щ е ес я тем, что, с целью повышенияточности,в него введены четвертыйи пятый блоки памяти, схема сравнения, с пятого по девятый регистры,первый и второй накапливающие сумматоры, первый и второй триггеры, генератор импульсов, распределительимпульсов, элемент ИЛИ, дешифраторпараметра, дешифратор знака приращения, счетчик и реверсивный счетчик, причем вход кода функции преобразователя соединен с информационным входом первого регистра, входразрешения записи которого соединенс входом разрешения записи кода функции преобразователя, входом установки в "О" первого триггера и первымвходом элемента ИЛИ, второй вход которого соединен с входом разрешения записи аргумента преобразователя и входом разрешения записи пятогорегистра, информационный вход которого соединен с входом аргументапреобразователя, выход элемента ИЛИсоединен с входом установки в "О"второго триггера, прямой выход которого соединен с входом разрешениясчета счетчика и входом разрешениясчитывания первого блока памяти,входы с второго по четвертую группразрядов ноля адреса которого соединены соответственно с выходом старших разрядов пятого регистра, прямым выходом первого триггера и выходом счетчика, счетный вход которого соединен с первым выходом распределителя импульсов, тактовый входкоторого соединен с выходом генератора импульсов, выходы полей признаков параметра и максимального значения первого блока памяти соединенысоответственно со счетным входомпервого триггера и входом дешифратора параметра, с первого по пятыйвыходы которого соединены с входамиразрешения записи соответсгвеннотретьего, шестого, седьмого, восьмого и второго регистров, вход раззапретта,Если функциональный преобразователь осуществил интерполяцию по всейдлине сплайна, а вычисленное значение Х еще не равно значению аргумента (случай, когда аппроксимируемыйучасток состоит из нескольких сплайнов), происходит переполнение реверсивного счетчика 16, На выходе переполнения появляется сигнал "1", ко -торый, пройдя через элемент ИЛИ 9,сбрасывает триггер 12 и начинаетсявыборка исходных данных из блока 8ч15памяти следующего сплаина.Аппроксимация многозначных функций осуществляется следующим образом.Каждый участок многозначной функции (до точки экстремума ) имеет свойкод функции, записываемый в регистр203 с входа 34 преобразователя. Однако, возможен переход с одной ветвина другую, например, с ветви О, Озна ветвь 0 0(фиг, 51), осуществляе 25мый следующим образом, В исходныхданных после записи сплайнов 0 О00, 0 Оз(фиг. 5 Р) записываютсяисходные данные сплайна с хордой нулевой длины, описывающего точку Оз,но при этом в специально отведенномразряде исходных данных записывается"1", характеризующая экстремум точки, Этой "1" производится установкатриггера 5, выход которого являетсяобратной связью блока памяти 8 и свя зан с одним из его адресных разрядов. Таким образом изменяется адресблока 8 памяти и производится переход к выборке исходных данных ветви00(фиг. 5 И) без изменения кодафункции на входе преобразователя 2,Обратный переход с ветви ОзОб(фиг.58)на ветвь 0 0 происходит следующим образом.Также, как и в предыдущем случае, 45на счетный вход триггера 5 с выходаблока 8 памяти поступает сигнал "1",на выходе триггера 5 - сигнал "О",который изменяет адрес блока 8 памяти.50 Формула изобретения Аппроксимирующий функциональный преобразователь, содержащий четыре регистра, два коммутатора, три блока 55 памяти и блок умножения, причем выход первого регистра соединен с входом первой группы разрядов поля адреса первого блока памяти, выход второго регистра соединен с первым входом блока умножения, выходы полястарших разрядов второго и третьегоблоков памяти соединены с первымиторого соединены соответственно свходом первой группы разрядов поляадреса пятого блока памяти и выходомреверсивного счетчика, подключенногок входу первой группы разрядов поляадреса третьего блока памяти, выходседьмого регистра соединен с входомвторой группы разрядов поля адресапятого блока памяти, выход которогосоединен с вторым входом блока умножения, выход которого соединен свходом первой группы разрядов поляадреса второго блока памяти, входывторых групп разрядов поля адреса итретьего блоков памяти соединены свыходом шестого регистра, информационные входы второго, третьего, шестого, седьмого и восьмого регистровсоединены с выходом первого блокапамяти, выходы старших разрядов шестого и седьмого регистров соединенысоответственно с первым и вторым информационными входами дешифраторазнака приращения, выходы знака функции и аргумента которого соединенысоответственно с входами знака первого и второго накапливающих сумматоров, информационные входы которыхсоединены с выходами соответственнопервого и второго коммутаторов, с 15 20 9 1205 решения записи второго регистра соединен с входом установки в "1" второго триггера, инверсный выход которого соединен с входом установки в О реверсивного счетчика, вход записи которого соединен с выходом второго регистра и входом первой группы разрядов поля адреса четвертого блока памяти, выход и вход второй группы разрядов поля адреса ко 153 Опервого по третий управляющие входыкоторых соединены соответственно свторого по четвертый выходами распределителя импульсов, пятый выход которого соединен с входом разрешениязаписи девятого регистра и счетнымвходом реверсивного счетчика, входзадания режима и выход переполнениякоторого соединены соответственнос выходом разряда знака седьмого регистра и третьим входом элемента ИЛИ,выходы полей младших разрядов второго и третьего блоков памяти соединены соответственно с вторым информационным входом первого и третьиминформационным входом второго коммутаторов, выход восьмого регистра соединен с третьим информационным входом первого коммутатора, шестой выход распределителя импульсов соединен с входами установки в 0" накапливающих сумматоров, выход девятогорегистра соединен с первым входомсхемы сравнения, второй вход и прямой выход которой соединены соответственно с выходом пятого регистраи входом останова распределителя импульсов, прямой выход схемы сравнения соединен с входом разрешения записи четвертого регистра, информационный вход и выход которого соеди-,нены соответственно с выходом первого накапливающего сумматора и выходом преобразователя, выход второгонакапливающего сумматора соединенс информационным входом девятогорегистра, инверсный выход схемысравнения соединен с выходомпризнака работы преобразователя,зиака,К ления 8 ырадое Фиг. б 2 Составитель А. ЗоринТехред М.Пароцай Корректор Л. Патай актор Л. Пчелинск дписное ал ППП "Патент", г. Ужгород, ул. Проектная,аказ 8536/51ВНИИПИ Государствпо делам изобре113035, Москва, Ж Тираж 709 ного комитета СС ний и открытий 5, Раушская наб.Изменение иапрао- Ю Е ки из еи 8 рцсих8 книга