Делительное устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1168 И 9) (1 1)4 6 06 Г 7/52 ПИСАН БРЕТЕ В ф " 7 г ф Б. Ерема-Еременк метика цифровых 69, с, 515 - 519. о СССРо 2, 1982. И ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОЬЮ СВИДЕТ(54) (57) ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее регистр делителя, регистр остатка, сумматор, сумматор-вычитатель, блок умножителей из и умножителей (и-разрядность операндов), вычитающий счетчик, блок памяти, счетчик и блок управления, который содержит семь Р-триггеров, два элемента И - ИЛИ, четыре элемента ИЛИ, элемент И, два элеме,та НЕ, три элемента задержки, причем вход начальцой установки устройства соединен с установочным входом первого Р-триггера и входами сброса с второго по седьмой Р-триггеров блока управления, вход пуска устройства соединен с первым входом первого элемента И в И блока управления, тактовый вход устройства соединен с тактовыми входами всех Р-триггеров блока управления, выход первого Р-триггера блока управления соединен с вторым входом первого элемента И в И, выход которого соединен с информационным входом второго Р-триггера, выход которого соединен с первым входом первого элемента ИЛИ и через первый элемент задержки - с информационным входом третьего Р-триггера, выход которого соединен с первым входом второго элемента ИЛИ, выход четвертого Р-триггера соединен с первым входом третьего элемента ИЛИ, с третьим входом первого элемента И - ИЛИ и с первым входом второго элемента И - ИЛИ, выход которого соединен с информационным входом первого Р-триггера, выход пятого Р-триггера соединен через второй элемент задержки с информационным входом шестого Р- триггера, выход которого соединен с вторым входом третьего элемента ИЛИ и первым входом первого элемента И, выход седьмого Р-триггера соединен с вторыми входами первого и второго элементов ИЛИ, второй и третий входы второго элемента И ИЛИ соединены с входом первого элемента НЕ, выход которого соединен с четвертым входом первого элемента И - -ИЛИ, выход первого Р-триггера соединен с входом сброса счетчика, выход которого соединен с входом первого элемента НЕ блока управления, а информационный вход - с выходом второго элемента ИЛИ блока управления, выход третьего Р-триггера которого соединен с первым управляющим входом сумматоравычитателя, выходы которого соединены с информационными входами регистра остатка, выходы которого соединены с информационными входами первой группы сумматора-вычитателя, информационные входы второй группы которого соединены с выходами сумматора, первая группа информационных входов которого соединена с выходами нечетных умножителей блока умножителей, выходы четных умножителей которого соединены с второй группой информационных входов сумматора, выход знакового разряда регистра остатка соединен с входом второго элемента НЕ блока управления, выход первого элемента ИЛИ которого соединен с входом сдвига регистра частного, вход записи которого соединен с выходом третьего элемента ИЛИ блока управления, выход пятого Р-триггера которого соединен с входом вычитания вычитающего счетчика., срвый выход которого соединен с информационным входом регистра частного, а информационный вход - с выходом блока памяти, первая группа входов которого соединена с выходами и/2 старших разрядов регистра делителя, а вторая группа входов - с выходами и/4 старших разрядов регистра делителя, выходы и разрядов которого1168929 соединены с информационными входами соответствующих умножителей блока умножителей и с третьей группой информационных входов сумматора-вычитателя, отличающееся тем, что, с целью повышения быстродействия, в него введены вычитатель и коммутатор, а блок управления дополнительно содержит два элемента И в И и элемент НЕ, причем вход кода основания системы счисления устройства соединен с первым входом вычитателя, второй вход которого соединен с вторым выходом вычитающего счетчика и первым информационным входом коммутатора, второй информационный вход которого соединен с выходом вычитателя, управляющие входы умножителей блока умножителей соединены с выходом коммутатора, первый управляющий вход которого сое динен с выходом седьмого Р-триггера блока управления, выход второго Р-триггера которого соединен с вторым управляющим входом коммутатора и с первым входом четвертого элемента ИЛИ блока управления, выход которого соединен с входом записи вычитающего счетчика, вход записи регистра остатка соединен с выходом элемента И блока управления, выход шестого Р-триггера 1Изобретение относится к цифровой вычислительной технике и может быть использовано при построении арифметических устройств быстродействующих ЦВМ с жесткими ограничениями на массогабаритные характеристики и энергопотребление.Целью изобретения является повышение быстродействия устройства путем выполнения операции деления без восстановления остатка.На фиг. 1 приведена структурная схема делительного устройства; на фиг. 2 - граф переходов состояний автомата; на фиг. 3 - схема блока управления.Делительное устройство (фиг. 1) содержит регистр 1 остатка, регистр 2 делителя, регистр 3 частного сумматор-вычитатель 4, счетчик 5, блок 6 умножителей, вычитающий счетчик 7, блок 8 памяти, сумматор 9, умно- жители 10 многоразрядного блока 6 умножителей, вычитатель 11, коммутатор 12, блок 13 управления, вход 14 кода основания системы счисления устройства. Блок 13 управления построен в виде автомата на регистре с перемещаемой единицей. Граф переходов состояний автомата приведен на фиг. 2, где А;, (1 =0(1)6) - состояния автомата. а на дугах указаны условия переходов,5 1 О 15 20 25 которого через третий элемент задержки соединен с информационным входом седьмого Р-триггера блока управления и . с вторым управляющим входом сумматора-вычитателя, а в блоке управления информационный вход четвертого Р-триггера соединен с выходом третьего элемента И - ИЛИ, первый вход которого соединен с выходом третьего Р-триггера, с вторым входом элемента И, с первым входом третьего элемента И - -ИЛИ с первым, вторым, третьим входами четвертого элемента И - ИЛИ и выходом второго элемента НЕ, вход которого соединен с вторым и третьим входами третьего элемента И - ИЛИ, четвертые входы третьего и четвертого элементов И - ИЛИ соединены с выходом седьмого Р-триггера, информационный вход пятого Р-триггера соединен с выходом четвертого элемента И - ИЛИ, второй вход четвертого элемента ИЛИ соединен с первым входом элемента И, вход пуска устройства соединен с входом третьего элемента НЕ, выход которого соединен с четвертым входом второго элемента И в И, пятый й шестой входы которого соединены соответственно с выходами первого и пятого Р-триггеров. 2Блок 13 управления (фиг. 3) содержит Р-триггеры 15 - 21, элементы И - ИЛИ 22 - 25, элементы ИЛИ 26 - 29, элемент И 30, элементы 31 - 33 задержки, элементы НЕ 34- 36, входы 37 и 38 блока 13 управления, выход 39 тактовых импульсов устройства, вход 40 пуска устройства, вход 41 начальной установки устройства, выходы 42 - 52 блока управления.Основу автомата составляют семь Р-триггеров с асинхронными 8- и К-входами.Внешними сигналами устройства являются сигналы Пуск, Начальная установка, тактовый и вход кода ц основания системы счисления.Для определенности будем полагать, что умножители 10 четырехразрядные. В этом случае в регистре 2 делитель в исходном состоянии нормализован по двоичному основанию, и на адресный вход блока 8 памяти подключены 1 - 4 разряды регистра 2, а про. шивка блока 8 сделана с учетом того, что содержимое старшего нулевого разряда равно единице. При этом достигается точность определения цифры частного при реализации алгоритма ускоренного деления. Адресные входы старших разрядов блока 8 соединены с пятью (в случае использования 4-разряд(2) 3ных умножителей) старшими разрядами регистра 1 остатка, который используется дляхранения первоначально делимого, а в последующем - очередного остатка.Сумматор-вычитатель 4 предназначендля вычитания из очередного остатка (содержимого регистра 1) частицного произведения делителя на очередную цифру частного Сл или К, формируемого в сумматоре9, а также для инвертирования результата,если предыдущий остаток отрицательный. 1 ОРегистр 1 и регистр 3 частного сдвиговые, причем сдвиги в них осуществляютсяна число разрядов, равное разрядности основания д.Счетчик 5 предназначен для подсчетачисла умножений, которое равно разрядности числа (делимого), деленной на разрядность умножителей. Так, например, для 40 разрядных мантисс и 4-разрядных умножителей число умножений равно 10, Разрядностьсчетчика 5 или код дополнения выбираютсятаким образом, что появление единицы встаршем разряде ознацает завершение выполнения операции деления.Вычитатель 11 предназначен для полу-,чения величины Кл по формуле К=д - Сл.Он представляет собой сумматор, выполняющий операцию вычитания из одного и тогоже числа д аппроксимируемой очереднойцифры частного.Коммутатор 12 предназначен для подключения первых входов умножителей 10либо к вычитающему счетчику 7, либо к вычитателю 1 1.Назначение остальных функциональныхэлементов совпадает с их названием.В основе работы делительного устройства лежит алгоритм деление Евклида.Получение очередного остатка осуществляется либо по формуле%+1= Ф д - ВС(1),причем /Юл+/0, с аппроксимацией очередной цифры частного С л при/Слф/ - С(1, 40либо по формулеЮп 1= - (% д - 0 Кл)где Д - основание счисления;Р - делитель;Сл - очередная цифра частного;45Кл= К - Сл.Устройство работает следующим образом.Исходное состояние устройства следующее. В регистре 1 находится делимое, нормализованное по основанию д, в регистре 2 - 50делитель, нормализованный по двоичномуоснованию. Регистр частного обнулен, В счет.чике 5 сигналом Сб,Сч. подтверждаетсяисходное число: либо нуль, либо код, дополняющий его до переполнения.При поступлении сигнала Пуск устройство переходит из состояния А 0 в состояние А. В этом состоянии формируются сиг 294налы Зп 1 и П 1. По сигналу Зп 1по знацениям старших цифр делимого и делителя цифра Сл из блока 8 считывается навычитающий счетчик 7, а по сигналу П 1первые входы умножителей 10 подключаются через коммутатор 12 к вычитающемусчетчику 7.Далее автомат по очередному тактовому импульсу переходит в состояние А, Формируются сигналы Зп 2 и +1 Сч Т. Посигналу Зп 2 в сумматоре 4 выполняетсяоперация вычитания по формуле (1), и очередной остаток заносится в регистр 1, апо сигналу+ 1 Сг Т в счетчик 5 добавляется единица.Затем осуществляется анализ знака очередного остатка, поступающего на вход 37блока 13. Если очередной остаток не отрицательный, то обеспечивается переход автомата в состояние Аэ, иначе автомат переходит в состояние А.Рассмотрим первоначально работу устройства для случая, когда очередной остаток неотрицательный,В состоянии Аз формируется сигнал ЗП3, по которому цифра С принимается в качестве Си заносится в регистр 3 частного.Заметим, что запись цифры каждый разосуществляется в старшие разряды регистра, число которых определяется величинойд, а подготовка записи-сдвигом содержимогорегистра 3 в сторону младших разрядов посигналу Сд 1 в состоянии автомата Аили Л. Осуществляется анализ условия(СгТ=п). Если условие не выполняется, тоавтомат переходит в состояние А 1, и устройство работает аналогично рассмотренному,иначе автомат переходит в состояние Аина этом выполнение операции завершается.В том случае, если очередной остатокотрицательный, автомат, перейдя в состояние А+ формирует сигналы - и Зп 3.По сигналу -1 содержимое счетчика 7уменьшается на единицу, а модифицированная таким образом цифра частного по сигналу Зп 3 заносится в регистр 3.Осуществляется анализ условия ( СгТ== п). Если условие не выполняется, тоавтомат переходит в состояние А 5, иначе -в состояние А, и на этом выполнение операции завершается. В состоянии А 5 формируются сигналы Зп 1 и П 2. По сигналу Зп 1 по значениям старших цифр очередного остатка и делителя из блока 8 в счетчик 7 считывается цифра С. По сигналуП 2 первые входы умножителей 10 подсоединяются через коммутатор 2 к выходамвычитателя 11, на выходе которого формируется величина К=д - Сл.Затем автомат переходит в состояние А,в котором формируются сигналы +1 СчТ,Зп 4 и Сд 1. По сигналу Зп 4 в сумматоре 4 выполняется операция вычитания поформуле (2), и очередной остаток заносится11 б 8929 5в регистр 1, а по сигналу +1 СчТ в счетчик 5 добавляется единица, Аналогично осуществляется анализ знака очередного остатка, Если очередной остаток неотрицательный, то автомат переходит в состояние А, иначе - в состояние А 4. Далее устройство работает аналогично рассмотренному до появления сигнала СчТ, по которому автомат либо с состояния А, либо с состояния А переходит в состояние Ао, завершая, таким образом, выполнение операции деления без восстановления остатка.ВНИИПИ Государственного кпо делам изобретений и113035, Москва, Ж - 35, Раушс Филиал ППП Патент, г. Ужгоро митета СССРоткрытийая наб., д. 4/5ул Проектная, 4