Устройство для отладки программ

.Г, Мехова н ельство СССР /20, 1974. 3, кл. 340"172.5. СУДАРСТВЕННЫИ КОМИТЕТ ССО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ИСАНИЕ ИЗОБ(54)(57) УСТРОЙСТВО ДЛЯ ОТЛАДКИПРОГРАММ, содержащее первый и второйрегистры адреса, блок оперативнойпамяти, регистр считанной информации,триггер записи переходов и буферныйрегистр, причем выход буферного ре-гистра соединен с информационнымвходом блока оперативной памяти,выход которого соединен с входом регистра считанной информации, выходкоторого является выходом устройства,выход второго регистра адреса соединен с адресным входом блока оперативной памяти, вход записи командыперехода устройства соединен с первым установочным входом триггеразаписи переходов, о т л и ч а ю"щ е е с я тем, что, с целью повышениядостоверности отладки, в неговведены первый, второй и третийрегистры, счетчик времени, два эле-мента ИЛИ, генератор одиночных импульсов, триггер, три коммутатораи регистр управления, причем первыйи .второй выходы регистра управлениясоединены соответственно с вторымустановочным входом триггера записипереходов и с первым входом первогоэлемента ИЛИ, выход которого соедиЯО 3166122 А нен с первыми входами первого, второго и третьего элементов И, вторые входы которых соединены соответствен но с первым, вторым и третьим выходами элемента задержки, выходы первого, второго и третьего элементов И соединены соответственно с входами записи соответственно первого, второго и третьего регистров, выход первого элемента ИЛИ соединен с входом записи первого регистра адреса, информационный выход которого подключен к информационному входу третьего регистра, информационный выход которого подключен к информационному входу второго регистра и информационному входу второго регистра адреса, информационный выход которого подключен к информационному входу первого регистра, первый вход четвертого элемента И соединен с входом сброса триггера записи переходов и с четвертым выходом элемента задержки, первый выход которого соединен с первым входом пятого элемента И, выход которого соединен с входом счетчика времени, третий выход регистра управления соединен с входами управления первого и второго коммутаторов, четвертый выход регистра управления подключен к второму входу пятого элемента И и первому входу триггера, первый выход элемента задержки соединен с вторым входом триггера, пятый выход регистра управления соединен с входом записи блока оперативной памяти, выход четвертого элемента И блока соединен с входом обращения блока оперативной11 .памяти и третьим входом триггера, выход триггера записи переходов соединен с вторым входом первого элемента И и вторым входом четвертого элемента И, выход триггера подключен к входу записи буферного регистра, информационные входы которого соединены с выходами первого и второго коммутаторов, к первым информационным входам которых подключены выходы первого и третьего регистров, выход .счетчика времени соединен с вторыми информационными входами первого и второго коммутаторов, выход третьего коммутатора подключен к информационному входу первого регистра 66122адреса, первый и второй информацион ные входы устройства соединены с первым и вторым информационными входами третьего коммутатора, второй информационный вход устройства соединен с информационным входом регист ра управления, шестой выход которого соединен с управляющим входом третьего коммутатора, выход генератора одиночных сигналов соединен с первым входом второго элемента ИЛИ, счетным входом регистра адреса, тактовый вход устройства является вторым входом второго элемента ИЛИ, выход которого соединен с входбм элемента задержки.Изобретение относится к цифровой вычислительной технике и можетбыть использовано для отладкив реальном масштабе времени программспециализированных вычислительныхмашин (СЦВМ),Целью изобретения является повышение достоверности отладки программ.С помощью элемента задержкииз синхроимпульса, поступающегона вход устройства, формируют последовательность импульсов, обеспечивающих в каждом цикле. работы отлаживаемой СЦВМ распределение адресов команд переходов по регистрам устройства с последующей записью их в блок оперативной памяти и фиксируют время выборки командиз памяти СЦВМ,На чертеже представлена струк"турная схема устройства для отладкипрограмм.Устройство, содержит регистр 1адреса, регистры 2-4, счетчик 5времени, буферный регистр 6, регистр 7 адреса, блок 8 оперативнойпамяти, регистр 9 считанной информации, элемент 10 задержки, триггер,11 записи переходов, регистр 12управления, элемент ИЛИ 13, элементы И 14-18 вход 19 устройства, генератор 20 одиночных импульсов, эле 10 15 20 25 30 2мент ИЛИ 21, вход 22 устройства, вход 23 устройства, вход 24 устройства, коммутаторы 25-2, триггер 28,выход 29 устройства.Регистр 1, представляющий собойсчетчик-регистр, выполненный на микросхеме 133 ИЕ 7, своим выходом,соединен с кодовым входом регистра 2, выход которого соединен с кодовым входом регистра 3, а его выход подключен к кодовому входу регистра 4. Счетчик 5 времени представляет собой последовательный счетчик импульсов, собранный на статических триггерах, выход которого подключен к кодовым входам вторых каналов коммутаторов 26 и 27.Вход регистра 7 адреса соединен с выходом регистра 3, выходы регистров 6 и 7, выполненных на микросхемах 133 ТМ 2, подключены соответственно к числовому и адресному входам блока оперативной памяти, а его выход соединен с входом регистра 9, выполненного на микросхемах 133 ТМ 2.Выход 4 элемента 10 задержки соединен с входом 3 синхронизации триггера 11 записи перехода, выполненного на микросхеме 1 ЗЗТМ 2, и входом элемента И 16, а выход триггера 11 подключен к первым входам элемента ИЛИ 13 и элемента И 16. Регистр 12166122 42 и 4 соответственно, триггер 28своим выходом подключен к входу.разрешения .записи регистра 6, а единичным входом 3 соединен с четвер тым выходом регистра 12 управления.Устройство может. работать в четырехрежимах записи информациив блок памяти, а также в режиме считьвания из блока памяти. Режим работы определяется текущими задачамиотладки программ и устанавливаетсяс помощью соответствующих тумблеровна наборном поле, соединенном с регистром 12, управления и вторым кана лом коммутатора 25. Перед началомработы обнуляются регистры 1-4,6,7,счетчик 5, триггеры 11 и 28. Регистр1 приема адреса при записи информации через кодовый вход 1 функционирует как параллельный статическийрегистр, а при подаче импульсов насчетный вход 2 - как последовательный счетчик. На вход 19 устройствапоступает код со счетчика командСЦВМ, который в каждом цикле работыувеличивается на .единицу (СК+1) .Когда в СЦВМ вырабатываются условия программного перехода, то в машине вырабатывается сигнал "ПереЗО запись счетчика команд" (Пер, СК)который сбрасывает в ноль счетчиккоманд СЦВМ, и после этого в негозаписьвается адрес команды, кудапроизошел переход.Каждый цикл работы отлаживаемойСЦВМ сопровождается импульсом синхронизации (СИ). За один цикл изпамяти СЦВМ производится считываниеодной команды, адрес которой соот- мО ветствует состоянию счетчика команд 3 1 управления режимами работы устройства, представляющий собой запоминающий регистр на триггерах с па- раллельным вводом информации, выполнен на микросхемах 133 ТМ 2, первым выходом соединен с вторым входом триггера 11, вторым выходом соединен с вторым входом элемента ИЛИ 13, третьим выходом соединен с управляющими входами коммутаторов 26 .и 27, пятым выходом регистр 12 управления, подключен к режимному входу блока 8 оперативной памяти, в зависимости от потенциала которого определяется режим записи или считывания блока, шестым выходом регистр 12 соединен с управляющим входом коммутатора.25. Выход элемента 13 ИЛИ подключен к вторым входам элементов И 15, 17 и 18 и к входу управления записью регистра 1. Первый вход элемента И 14 соединен с первым. входом элемента И 17 и с вторым выхо" дом элемента 10 задержки, а выходэлемента И 14 подключен к входу счетчика 5 времени. Первый вход элемента И 15 соединен с первым выходом элемента 10 задержки и нулевым входом триггера 28, выход элемента И 15 подключен к входу управления записью регистра 4, Выход элемента И 16 подключен к входу сиг" нала выборки блока 8 оперативной памяти и к единичному входу 1 триггера 28. Элемент 17 своим выходом подключен к входу управления записью регистра 3. Первый вход элемента И 18 соединен с третьим выходом элемента 1 О задержки, а его выход подключен к входу управления записью регистра 2. Вход 18 устройства соединен с кодовым входом коммутатора 25. Генератор 20 одиночных импульсов своим выходом подключен к счетному входу регистра 1 и к 4 первому входу элемента ИЛИ 21, выход которого подключен к входу элемента 10 задержки. Второй вход элемента ИЛИ 21 является входом 22 устройства. Вход 23 устройства явля ется единичным входом триггера 11 записи переходов. Вход 24 устройства соединен с кодовым входом регистра 12 управления, кодовым входом коммутатора 25 и подсоединяет ся к внешнему наборному полю, Коммутаторы 26 и 27 своими кодовьпюи вхо. дами .подключены к выходам регистров СЦВМ. СИ поступают на элемент 10задержки, где вырабатьвается последовательность из четырех импульсов, обеспечивается временная диаграмма работы устройства.Работа устройства в первом режиме заключается в фиксации блоком 8 оперативной памяти по каждомуего адресу, совпадающему с адресомданного перехода, кода, соответствующего адресам предыдущего ипоследующего переходов относительнодайного. При этом регистр 12 управления с че",вертого выхода выдаетсигнал запрета на второй вход элемента И 14 и на единичный входтриггера 28 сигнал, который постоянно его удерживает во взведенном1166122 10 30 ЗЗ Я 55 5состоянии, при этом с триггера выдается разрешение записи в регистр 6.С третьего, четвертого, пятого и шестого выходов регистра 12 соответственновыдается разрешение на кодовыевходы коммутаторов 26, 27 и 25,а с пятоге выхода регистра - сигнал,разрешающий запись в блок 8 опера".тивной памяти.После прихода иэ СЦВМ на вход 23устройства сигнала "Пер. СК" через1 вход 19 устройства и коммутатора 25в регистр 1 поступает адрес команды,перехода. По сигналу СИ, поступающему из СЦВМ после прихода адресачерез вход 22 устройства и элемент21 ИЛИ, на элементе 10 задержкивырабатывается последовательностьтактов и производится по ним последовательная перезапись информациииз регистра 3 в регистр 4, из регистра 2 в регистр 3 и из регистра 1в регистр 2. Таким образом, послетретьего такта в регистрах 2-4 находятся адреса команд трех последнихпереходов, описанных со счетчикакоманд СЦВМ. По четвертому тактупроизводится запись в ячейку блока8 оперативной памяти по адресу, записанному в регистре 7 из регистра 3информации регистров 2 и 4 черезкоммутаторы 26 и 27 в левую и правуючасти регистра 6 кода. Кроме того,четвертый такт задним фронтом переводит триггер 11 в исходное состояние, т,е. на регистр -1 и соответствующие схемы совпадения выдаетсязапрет до прихода нового сигнала"Пер. СК".Работа устройства во втором режи"ме заключается. в фиксации времениисполнения команд переходов. Сигналами меток времени являются синхроимпульсы, количество которых равно количеству циклов, пройденныхСЦВМ, с момента включения данногорежима. При этом с четвертого выхода регистра 12 управления выдаетсяразрешение на второй вход элемента И 14 совпадения, а сигнал с входа триггера 28, удерживающий его вовзведенном состоянии, снимается,а с выхода на управляющие входыкоммутаторов выдается разрешениена входы коммутаторов 26 и 27, Остальные сигналы с выхода регистра12 управления не меняются по сравнению с первым режимом,Таким образом, в этом режиме в каждом цикле работы СЦВМ содержимое счетчика 5 увеличивается на единицу вторым тактом элемента 10 задержки через элемент И 14 задним фронтом сигнала записи информации. В блок 8 оперативной памяти . взводится триггер 28 и на регистр 6 выдается разрешение записи информации из счетчика 5 через коммутаторы 26 и 27, которое соответствуетвремени поступления из СЦВМ адресакоманды перехода, записанному врегистр 1, По первому такту следую 15щего цикла триггер 28 сбрасывается и выдает запрет на запись в регистр Ь. При поступлении нового сигнала "Пер. СК" вторым тактом элемента 10 задержки через регистр 3 в регистр 7 адреса записывается адрес команды перехода, время выборки которой из памяти СЦВМ записано уже в регистре 6 по предыдущему сигналу "Пер. СК", Четвертым тактом информация регистра 6 записывается в блок 8 оперативной памяти по адресу, записанному в регистре 7, и подается разрешение записи информации в регистр 6 до первого такта следующего цикла.Работа устройства в третьем режиме заключается в фиксации времени выборки команд из памяти СЦВМ. При этом с первого выхода регистра 12 управления на вход триггера 11 выдается сигнал, который удерживает его постоянно во взведенном состоя- . нии и на регистр 1 подается постоянное разрешение, Остальные сигналы на выходах регистра 12 такие же как и в предыдущем режиме, При этом все адреса команд, поступающие на вход 19 устройства записываются в регистре 1 и при поступлении СИ переписываться из регистра 3 в регистр 7, определяя номер ячейки блока 8, в которую из счетчика 5 через регистр 6 записывается время (номер цикла) выборки этой команды.Работа устройства в четвертом релжиме заключается в фиксации адресов, откуда и куда произведен переход. ПРи этом с второго выхода регистра 12 управления выдается сигнал разрешения на элемент ИЛИ 13, благодаря которому на элементы И 15, 16 и 17 и регистр 1 подается разрешение независимо от состояния триггера 11, а с его первого выхода снима, ном состоянии триггер 11, с третьеговыхода выдается сигнал на третьивходы коммутатора 26 и 27, которыйвыдает разрешение:на первые входы 5этих коммутаторов. С четвертого вы"хода регистра 12 управления выдаетсязапрет на элемент. И 14 и постоянноеразрешение записи в регистр 6 черезтриггер 28 0Поэтому, как и в предыдущем режиме, в регистрах 2-4 записываютсяадреса подряд идущих команд, однакотриггер 11 вьщает разрешение на элемент И 16 для прохождения четверто" 15го такта для записи в блок 8 опера.тивной памяти информации только пос"ле прихода сигнала "Пер. СК". Поэтому в момент записи информации вблок 8 оперативной памяти в регистре 6 имеется адрес команды, откудапроизводится переход, а в регистре2 - адрес команды, в которую производится переход,Остальные сигналы аналогичны 25первому режиму.В режиме считывания информациииз блока 8 оперативной памяти с пятого выхода. регистра 12 управлениявыдается сигнал считывания оператив- ЗОной памяти, а с шестого выхода -сигнал на третий вход коммутатора25, который вьдает разрешение навторой вход коммутатора, к которомучерез вход 24 устройства подключает- З. ся наборное поле. С первого выхода .регистра 12 управления выдаетсясигнал на второй вход триггера 11,122 8благодаря которому с выхода триггера 11 выдается постоянное разрешение на запись в регистр 1 и на эле.- менты И 15-18 совпадения. При этом на наборном поле набирается тумблера ми код, соответствующий исходному адресу ячейки блока 8 оперативной памяти При подаче сигнала на генератор 20 одиночных импульсов вырабатывается импульс, длительность которого превосходит длительность последовательности тактов, формируемую элементом 10 задержки. От переднего фронта этого импульса на элементе 10 задержки формируется последовательность тактов, которая организует перепись адресовв регистрах 2-4 как и в режиме отладки. Задним фронтом импульса, вырабатываемого- генератором 20 и подаваемого на вход регистра 1, увеличивается содержимое регистра на единицу. От следующего импульса генератора 20 производится считывание информации из оперативной памяти по адресу, записанному в регистре 3, и изменяется на единицу адреса в регистре 1; Таким образом, можно просмотреть информацию во всех ячейках оперативной памяти на световом табло или вывести ее яа цифропечать,Технический эффект при использовании предлагаемого устройства по сравнению с известных заключается в повьппении достоверности отладки программ.11 Ь 6122 Составитель И,СигалРедактор О.Черниченко Техред М,Пароцай орректор О.Ти каз 4311/44 ПП "Патент", г. Ужгород, ул, Проектная,Фил Тираж 71 НИИПИ Государст по делам изобр 13035, Москва, Подписнонного комитета СССРений и открытий35, Раушская наб., д. 4/