Накапливающий перемножитель

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СсевтскихСоциалистическихРеспублик н 11 987618(ЩМ.Кат,з сприсоедииениемзвявки Йо 6 Об Р 7/52 Государственный комитет СССР но делам изобретений и открытий( 54) НАКАПЛИВАЮЩИЙ ПЕРЕИНОЖИТЕЛЬ Изобретение относится к вычислИ-тельной технике и может быть использовано в универсальных вычислительных машинах в качестверасширителя операций, а также в специализированныхустройствах циФровой обработки сигна- лов в.реальном масштабе времени,Известны различные модиФикации матричных перемножителей, содержащие регистры, разделяющие каждую ступень матрицы сложения,и содержащие сумматоры, которые обеспечивают выполнение параллельно-последовательно (поточно) во времени бесконечное множество операций умножения и суммирования 1и 2.Недостаток известных устройств состоит в уменьшении производительности устройства с ростом разрядности операндовНаиболее близким по технической сущности и достигаемому результату к предлагаемому является устройство . для вычисления сумм произведений, .сбдержащее регистры множимого и мно жителя, сумматор и матрицу модулей сложения, выходы которой соединены с первыми входами сумматора, а первые входы матрицы модулей сложения соединены с прямыми выходами регист ЗО ра множнмого, содержит также блоканализа знака, блоки элементов И иблок элементов 2 И-ИЛИ, инФормационные входы которого соединены с прямыми и инверсными выходами регистрамножителя, а выходы соединены со вторыми входами матрицы модулей сложения, третьи входы которой подключенык выходам первого блока элементов И,а регистра множимого, подключенногоинверсными выходами к инФормационнымвходам второго блока элементов И,соединенных выходами с входом суммато-ра, входЫ же блока анализа знака соединены с выходами знаковых разрядоврегистров множимого и множителя, авыход блока анализа знака подключенк управляющим входам первого и второго блоков элементов И, к блоку эле;ментов 2 И-ИЛИ и к входам знакового,дополнительных и младшего .разрядов.сумматора (;3.Недостаток устройства заключаетсяв малой производительности лри большой разрядности входных операндов,. Цель изобретения - увеличение производительности,Для достижения поставленной целив устройство,содержащее регистрымножимого и множителя, сумматор помирования, в 14, 15 и 16 происходит суммирование этого разряда соответственно на второй, третьей ступенях пирамиды 15 и накапливающем блоке 16 суммирования,В 17 такте происходит запись это го разряда в блок выравнивания задержек и установка старшего разряда накапливающего сумматора на ноль импульсом с последнего отвода первой линии 12 задержки. 0Как видно из описания работы устройства после поступления последнего операнда в целом требуется всего один тактовый интервал с в котором происходит установка старшего разряда 15 выходного регистра накапливающего сумматора в ноль. После этого можно подавать на вход устройства первый операнд из следующего цикла.При сравнении с известным данноеустройство обладает рядом преимуществ: большей производительностью вне зависимости от разрядности входных операндов, снижением себестоимости оборудования при использовании устройства в специализированных вычислителях и сокращением машинного времени при использовании в универсальных ЦВМ.30Формула изобретения1, Накапливающий перемножитель, содержащий регистры множимого и множителя, сумматор по модулю два, блок суммирования и коммутатор, выходы регистра множителя соединены с информационными входами первого и второго блоков элементов И, входы коммутатора подключены к выходам регистра 40 множимого, о т л и ч а ю щ и й с я тем, что, с целью увеличения производительности, в него дополнительно введены регистр кода множимого,первый и второй регистры знака произве дения, дополнительный регистр множителя, формирователь частичных произведений, первый и второй узлы задержки, М блоков поразрядной задержки, многовходовой блок суммиро- Я) вания, узел выравнивания задержек, . причем выход коммутатора подключен к входу регистра кода множимого, вы" ход которого соединен с первым входом формирователя частичных про изведений, выход сумматора по модулю два соединен с входом первого%Эрегистра знака произведения, выход которого соединен с входом второго регистра знака произведения и управ- щ ляющим входом коммутатора, вход регистра множителя подключен к выходу дополнительного регистра множителя, выход регистра множителя подключен к второму входу формирователя частичных произведений, выход второго регистра знака произведения соединенс управляющими входами первого и второго блоков элементов И, выходы второго регистра знака произведения ивторого блока элементов И подключенык входу первого блока поразрядныхзадержек, входы остальных блоков поразрядных задержек, кроме последнего,соединены соответственно с выходамиформирователя частичных произведений,,а вход последнего блока поразрядныхзадержек соединен с выходом первогоблока элементов И, знаковая шина выхода первого блока поразрядных задержек подключена к входу второго узлазадержки, ю отводов которого объединены с остальными шинами выходапервого блока поразрядных задержеки подключены к первому входу многовходового блока суммирования, к остальным входам которого подключены выходы соответствующих блоков поразрядной задержки, выход многовходовогоблока суммирования соединен с первымвходом блока суммирования выходкоторого подключен,к его второмувходу и входу узла выравнивания задержек, вход установки блока суммирования соединен с отводами первогоузла задержки, выход узла выравнивания задержек является выходом устройства.2. Перемножитель по п. 1, о тл и ч а ю щ и й с я тем, что блоксуммирования содержит +1) выходныхрегистров,Ь) регистров переноса,1, сумматоров, первые информационныевходы которых и вход переноса младшего сумматора образуют первый входблока оуммирования, вторые входысумматоров образуют второй вход блокасуммирования, выходы сумм каждого,сумматора и выход .переноса старшегосумматора соединены с соответствующими входами 1,+ 1) выходных регистров, выходы которых образуют выходблока суммирования, выход же переноса 0 -го сумматора Ч = 1,2.-1) соединен с соответствующим регистром переноса, выход которого соединен с входом переноса 041 -госумматора, входы установки выходныхрегистров образуют вход установки блока суммирования,Источники информации,принятые во внимание при экспертизе1, Папернов А.А. Логические основыЦВТ. М., "Советское радио", 1972,с, 218.2, Рабинер Л. и др. Теория и применение цифровой обработки сигналов.М., "Мир",1978, с. 571-580.3, Авторское свидетельство СССРР 550637, кл. С 06 Г 7/52, 1975 (прототип).