Устройство для контроля канала связи с переменными параметрами

с присоединением заявки Рй Государственный комитет(23)Приоритет по делам изобретений и открытий(72) Авторы изобретеии Кабардин р ф бъединения по внедрению а(7) Заявитель сатизиров аннь тем хозтехс ис УСТРОИСТВО ДПЯ КОН С ПЕРЕМЕННЫМИ ПА СИЯ КАНАЛА СВЯ МЕТРАМИ бретение относитс язи и может испол системах передач ии для автоматиче ния телеграфных и хник е элев вдапой инроля зовать и дискретского конттелефонн ивны формас остос перем содержащее элементтельно соединенныедержки, счетчик длипервый дешифратор,затор группирования гистрации и последо второй элемент заде езошибочного орого соединеныходами блока пасходы и а соответствуюшим мяти 11 нако стройство имеоля. известноеность конебретессияроля. изкую то Цель и повышение точи кон тво для контроля канными параметрами, запрета, последовапервый элемент заы пакета ошибок, блок памяти, аналиошибок и блок ревательно соединенные ржки, счетчик длины вала и второй де,цля достижения указанной цели в устройстве для контроля канала связи с переменными параметрами, содержащееэлемент запрета, последовательно сое,диненные первый элемент задержки, счетчик длины пакета ошибок, первый дешифратор, блок памяти, анализатор группирования ошибок и блок регистрации и последовательно соединенные второй элемезадержки, счетчик длины безошибочногоинтервала и второй дешифратор, выходы оторого соединены с соответствующим входами блока памяти, введены счетчикдлины защитного интервала, счетчик числа ошибок, анализатор числа ошибок,анализатор смены состояния канала связии последовательно соединенные блок выявления ошибок, интегратор и аналогоцифровой преобразователь, при этом выход элемента запрета соединен с вторымвходом счетчика длины пакета ошибок,первый. вход которого объединен с первым входом счетчика числа ошибок, выходы которого соединены с соответству 024882ющими входами первого дешифратора ианализатора числа ошибок первый и второй выходы которого соединены соответственно с объединенными входом второгоэлемента задержки и соответствующим 5входом блока памяти и с вторым входомсчетчика длины безошибочного интервала,первый вход элемента запрета, на который поданы импульсы тактовой частоты,объединен с первыми входами счетчика1 Одлины защитного интервала и блока выявления ошибок, второй выход которого .соединен с вторыми входами счетчикачисла ошибок, элемента запрета и счетчика длины защитного интервала, выходкоторого соединен с третьим входомэлемента запрета, с входом первого элемента задержки и с соответствующимвходом анализатора числа ошибок, выхъды аналого-цифрового преобразователясоединены с соответствующими входамианализатора группирования ошибок, соответствующие выходы которого черезанализатор смены состояния канала связи соединены с входом обнуления блокапамяти, а бпок выявления ошибок выполнен в виде объединенных по входу индикатора занижения. уровня и режекторного фильтра, первый выход которогочерез последовательно соединенные пороговый блок и элемент ИЛИ соединенс первым входом селектора импульсовпо длительности, причем выход индикатора занижения уровня соединен с вторымвходом элемента ИЛИ, выход которого 35и первый выход режекторного фильтрасоединены соответственно с первым ивторым входами интегратора, а второйвыход режекторного фильтра соединен свторым входом селекторе импульсов по 40длительности, третий вход и выход которого являются соответственно первымвходом и вторым выходом блока выявления ошибок,На чертеже представлена структурная45 электрическая схема предлагаемого устройства.Устройство для контроля канала связи с переменными параметрами содержит блок 1 выявления ошибок, состоящий из дискретно-перестраиваемого режекторного фильтра 2, индикатора 3 занижения уровня, порогового блока 4 элемента ИЛИ 5 и селектора 6 импульсов по длительности, элемент 7 запрета, счетчик 8 длины защитного интервале, первый 9 и второй 10 элементы задержки, счетчик 11 длины пакета ошибок, счетчик 12 числа ошибок, анализатор 13 числа ошибок, первый дешифратор 14, счетчик 15 длины безошибочного интервала, второй дешифратор 16, интегратор 17, аналогоцифровой преобразователь 18, блок 19 памяти, анализатор 20 группировдния ошибок, анализатор 21 смены состояния канала связи, блок 22 регистрации, вход 23 тактовой частоты, вход 24, два выхода 25 и 26.Устройство работает следуюшим образом.Принимаемый сигнал, представляющий собой смесь информационного сигнала и помех, поступает по входу 24 нд вход блока 1 выявления ошибки, в котором разветвляется на вход дискретно-перестрдивдемого режекторного фильтра 2, полюса затуханий которого соответствуют частотам принимаемых сигналов, и на вход индикатора 3 занижения уровня, на выходе которого появляется высокий потенциал во время существования прерывания в канале связи.В дискретно-перестраиваемом режекторном фильтре 2 производится вычитание из входной смеси сигнала и помех копии сигнала и при отсутствии импульсных помех на его выходе присутствует напряжение флуктуационных помех.При появлении в канале связи помехи импульсного характера, амплитуда которой обычно значительно превышает напряжение флуктуационных помех, на выходе дискретно-перестраивдемого режекторного фильтра 2 визникает скачок напряжения практически без задержки во вре мени.С выхода дисктерно-перестраиваемого режекторного фильтра 2 реализация смеси импульсных и флуктуационных помех поступает на вход интегратора 17, накапливающего энергию флуктуационных помех, и на вход порогового блока 4. Порог срабатывания порогового блока 4 выбирается таким, чтобы его не могли превысить колебания напряжения флуктудционных помех. В этом случае сигнал на выходе порогового блока 4 появляется только на время существования импульсной помехи и поступает далее на элемент ИЛИ 5, на другой вход которого поступает сигнал о прерывании с выхода индикатора 3 занижения уровня, С выхода элемента ИЛИ 5 объединенный сигнал поступает на время присутствия в кдцд.в связи импульсной помехи или прерывд вя924882 бне входят в пакет ошибок и расположены на интервале между пакетами, поступает на счетный вход счетчика 15,подсчитывающего число срабатыванийсчетчика 8 длины защитного интервала.Сигнал с инверсного выхода анализатора 13, появляющийся, когда счетчиком,12 числа ошибок зафиксировано две илиболее ошибок, и означающий окончаниепакета ошибок, поступает на управляющийвход блока 19 памяти, состоящего изматриц накопительных, либо последовательных регистров сдвига, производя записьсигналов, присутствующих в данный момент времени на его информационных входах, после чего задержанный вторымэлементом 10 задержки осуществляетсброс счетчика 15. Сброс счетчика 11и счетчика 12 осуществляется сигналомс выхода первого элемента 9 задержки.Сигналы на информационные входыблока 19 памяти поступают с выходовпервого и второго дешифраторов 14 и 16,причем при записи сигнал присутствуеттолько на одном из выходов каждого дешифратора.. и на вход селектора 6 импульсов по длительности.Если длительность импульсной помехи или прерывания больше нормы для данной скорости и данного метода приема инфор мании, т. е. приводит к стиранию приня той посылки, то,на выходе селектора 6 импульсов по длительности по приходу с входа 23 (импульсов) тактовой частоты появляется импульс ошибки. Число импульсов ошибок соответствует числу пораженных посылок.Для того чтобы селектор 6 импульсов по длительности не анализировал как15 импульсные помехи скачки напряжения на выходе дискретно-перестраиваемого режекторного фильтра 2, возникающие во время переключения его полюсов затуханий, импульсы, по которым производятся переключения и длительность которых20 равна времени переключения, заведены со второго выхода дискретно-перестраиваемого режекторного фильтра 2 на запрещающий вход селектора 6 импульсов25 по длительности. Оценка состояния канала связи по степени пакетирования ошибок осуществляется следующим образом.Импульсы ошибок с выхода селектора 6 импульсов по длительности поступают на вход счетчика 12 числа ошибок, на вход элемента 7 запрета, разрешая прохождение импульсов тактовой частоты с входа 23 на вход счетчика 11, а также на вход "Сброс" счетчика 8 длины защитного интервала, на счетный вход которого поступают импульсы тактовой частоты с входа 23, Сброс счетчика 8 длины защитного интервала производится по каждому импульсу ошибки и сигнал иа выходе счетчика 8 появляется в том случае; если интервал между двумя смежными импульсами ошибок превысит установленную длину защитного интервала,45 значение которой выбирается из экспериментальной кривой распределения интервалов между ошибками в используемых каналах связи. Этот сигнал поступает на вход первого элемента 9 задержки, переводит элемент 7 запрета в состояние запрещающее прохождение импульсов тактовой частоты на вход счетчика 11 и разрешает анализ состояния счетчика 12 анализатором 13. Сигнал с прямого выхода анализатора 13, появляющийся, когда счетчиком 12 числа ошибок зафиксировано не больше одной ошибки, и означающий, что эти одиночные ошибки Сигналы с выходов первого дешифратора 14 несут информацию о распределениидлин пакетов ошибок в зависимости от числа ошибок в пакете, Это достигается благодаря тому, что первый дешифратор 14осуществляет одновременно как дешифрацию непересекающихся зон, соответствующих определенным длинам пакетов, информация о которых поступает с разрядов)счетчика 11, дешифрацию непересекающихся зон, соответствующих определеннымчислам ошибок в пакетах, илформация, окоторых поступает с разрядов счетчика12 числа ошибок, так и соответственновзаимный перебор дешифраций этих непересекающихся зон на совпадение,Сигналы с выходов второго дешифратора 16 соответствуют дешифрации непересекающихся зон, охватывающих определенные длины интервалов между пакетамиошибок, информация о которых поступаетс разрядов счетчика 15,Блок 19 памяти осуществляет накапливание информации о распределении длин.пакетов в зависимостМ ог числа ошибокв пакете, и информации о распределенииинтервалов между пакетами. Эта информация с выходов блока 19 памяти поступает в анализатор 20, состоящий из дешифраторов и элеменгов памяти, гдепроизЬодится анализ степени пакетирования сшибок и результат появляется вврще сигнала нд одном из выходов 25,соответствуюших состоярп 1 ям канала связи по распределению импульсньгх помехи прерываний, одновременно поступаяв блок 22 регистрации и в анализатор 21на выходе которого появляется импульсный сигнал в момент изменения состояния канала связи, осуществляющий сбросрщформации в блоке 19 памяти.Таким образом, накапливание информации блоком 19 памяти осуществляется до вынесения решения о состоянииканала связи анализатором 20, послечего цикл накапливания повторяется.Кроме того, для оценки состоянияканала связи по уровню флуктуационныхпомех анализаторе 20 поступает информация с выходов аналого-цифрового преобразователя 18, на вход которого сигнал поступает с выхода интегратора 17,Результат анализа появляется в видесигнала на одном из выходов 26, соответствуюших состояниям канала связипо уровню флуктудционлых помех, такжеодновременно поступающего в блок 22регистрации,Сигналы с выходов 25 используютсядля изменения параметров кодека, асигндльр с выходов 26 используются дгиизменения параметров модема.Технико-экономическая эффективностьпредлагаемого устройства заключаетсяв повышении точности контроля состояния канала связи и возможности воздействия на параметры кодека и модемапри изменениях состояния канала связис целью обеспечения требуемой вероятности необнаружения ошибки и максимальной скорости передачи в адаптивньрх системах передачи дискретной информации,Формула изобретения Устройство для контроля канала связи с переменными параметрами, содержащее элемент запрета, последовательно соединенные первый элемент задержки, счетчик длины пакета ошибок, первый дерпифратор, блок памяти, анализатор группирования ошибок и блок регистрации и последовательно соединенные второй элемент задержки, счетчик длины безошибочного интервала и второй дешифратор, выходы которого соединены с соответствуюшими входами блока памяти, о т л и ч д ю ш е е с я тем, что, с целью повышения точности контроля, в него введены счетчик длины защитного интервала, счетчри числа ощи 1 О 15 20 25 30 35 40 45 50 бок, дшлиздтор числа ошьк к, анализатор смены состояния кдгрыщ связи и последовательно соедигренрпяе блок выявления ошибок, интегратор и аналого-цифровой преобрдзоатель, при этом выход элемента запрета соединен с вторым входом счетчика длины пакета ошибок первый вход которого объединен с:рмвходом счетчика числа ошибок, ыходыкоторого соединены с соответствуюшимивходами первого дешифраторд и анализатора числа ошибок, первый и второй выходы которого соединены соответственнос объединенными входом второго элемента задержки и соответствующим входомблока памяти и с вторым входом счетчика дли:ы безошибочного интервала, первый вход элемента запрете, на которыйподаны импульсы тактовой частоты, объединен с первыми входами счетчика длины защитного интервала и блока выявления ошибок, второй выход которогосоединен с вторыми входами счетчикачисла ошибок, элемента запрета и счетчика длины защитного интервала, выходкоторого соединен с третьим входом элемента запрета, с входом первого элеме:та задержки и с соответствующим входом анализатора числа ошибок, выходыаналого-цифрового преобразователя соединены с соответствующими входамианализатора группировдния ошибок, соответствугоп 1 ие выходы которого черезанализатор смены состояния кдндлд связисоединены с входом обнуления блока памяти, д блок выявления ошибок выполнен в виде объединенных по входу игшикдторд занижения уровня и режекторногофильтра, первый выход которого черезпоследовательно соединенные пороговыйблок и элемент ИЛИ соединен с первымвходом селектора импульсов по д;.тельости, причем выход индикатор . нижения уровня соединен с вторым вас,:.элемента ИЛИ, выход которого и перыйвыход режекторного фильтра соединенысоответственно с первым и вторым вхола -ми интегратора, а второй выход режекторного фильтра соединен с вторым входом селектора импульсов по длительности,третий вход и выход которого являются соответственно первым входор, и вторым выходом блока выявления ошибок,Источники информации,принятые во внимание при экспертиз. 1. Лвторское свидетельство ССС)Составитель Е. Голуб Редактор Е. Кинив Техред М, Надь Корректор л, Бокшан Заказ 2840/76 Тираж 685 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж 35, Раушская наб., д. 4/5Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4