Устройство связи для высокоскоростной передачи дискретных сигналов

ссу:1 соое) сиу оц 1 АПИСИ 1 гскиЕ СПУ ГОЛИК 41/О ГОСУДАРСТВЕ(Ый КС)МИПЭ И 305 ДЕТЕНИЯМ И ПтПРИ ГКНТ ССР ТИЯМ 1 ее ОБРЕТЕНИЯ ТВ;. едачи дис-, ре) и1973, г МЗАПитиримов и В И Без. И. Осн вы техники пе.ий. - М.: Связь,обще о СССР/)."Я ВЫСОКГДИ"КРЕТНЬР,; ",/02. СВЯЗИ ЕД 4 ЧИ носится т а,"но ам свя ениг,точ ника и иэобредач 1 инпускно, я высок сигндЦель пере л про зи дл етнь скоростиМ С НИЗКОойство свачи диск Глр Гр ОПИСР,НИЕ ИК АВТОРСКОМУ СВИДЕ Авторское саидМ 1119186, кл, Н 054 УСТРОЙСТВОСКОРОСТ) Й ПЕР"7) Изоб етснис отдачи инор;1.циипараллельным к.",н.тения - псвлц ениеформации по каналс) ос Обн остью. Устркоскоростной пере лев содержит на передающей части блок 1 рекуррентной кодовой последовательности.бгок 2 разделения информационного сигнала, выделитель 3 тактовой частоты и два злемента ИЛИ 4, Приемная часть содержит блоки 5 выделения тактовой частоты, блоки 6 синхронизации рекурренты. дешифраторы 7 фазирующей комбинации, блок 8 опреде;ения времени запаздывания, блоки коммутаторов 9. 10, блок 11 выравнивания времени запаздывания, блок 12 объединения и коммутации. Исходный дискретный сигнал на скорости передачи Ч бит/с, разделяется посимвольно на два подканала со скоростью передачи Ч/2, которые разделяются на два канала со скоростью Ч/4, и т.д.до тех пор, пока скорость передачи сообщения на станет приемлемой для передачи по каналу связи, На приемной части информация по мере поступления посимвольно обьедлняется 7 з.п. ф-лы, 14 ил,Мвыход шестого элемента И-НЕ является вторым выходом блока, входы пятого и восьмого элементов И-НЕ являются входами бго; а.0 Устройство пои. 1, отл ич а ю щеес я тем, что блок объединения и коммутации содержит шесть элементов И-НЕ, элементы НЕ, ИЛИ и два триггера, Р-входы которых объединены и являются входом сигнала "Отбой" блока, 5-входы являюгся первым и в 1 орым входами блока, прямые выходы соеди.,ены с первыми входами соответственно первого и второго элементов И-НЕ, а инверсные выходы соединены соответственно с первыми входами третьего и четвертого элементо И-НЕ, вторые входы первого и третьего элсме тон И-НЕ объединены и являются третьим входом блока, вторые входы второго и четвертого элементов И-НЕ объединены и являются четвер 1 ым входом блока, выход элемента НЕ соед нен с третьими вход-.ми третьего и четвертого элементов И-НЕ, а вход является пятым входом блока и соединен с третьими входами первого и второго элементов И-НЕ, выходы которых соединены с первыми входами соответственно пятого и шестого элементов И-НЕ, вторые входы которых соединены с выходами соответственно четвертого и третьего элементов И-НЕ, а выходы соединены с первым и вторым входами элемента ИЛИ, выход которого является выходом блока,1707775Фиг)4Составитель И,Микуцкий дактор Г.Гербер Текред М. Моргентаг. Корректор Э,Лончакоеа в,дз 276 Тираж Подписное ВНИИПИгосударств,нного комитета по изобретениям и открытиям при ГКНТ СССР113 С 35, Мосгва, Ж, Раушская наб., 4/5зводственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 17077751 зсбре ение Относ 1 тс., к те; 1 и передачи ин 41 оолации От Одного лсточни а попара гельныл каналам свдзиЦел. изсбг:теня - повышение:корости передачи информации по каналам с ниэкои пропускной способностью.Рл фиг. 1 изображена структурная схема ус 1 ро,1 ства передачи дискре.ных сигналоз по параллельным каналам; на фиг, 2 -схема. блока разделения информационногосигнала; на фи . Э - то же, рекуррентнойкодовой последовательности, на фиг, 4 - токе, синхронизации рекурренты; на фиг. 5 -то же, определения времени запаздывания;на фиг, 6 - слема блока коммутаторов; наф.г, 7 - то же. выравнивания времени запазды" чия; на фиг, 8 - схема разделит лятактовых ил 1 пульсов, на фиг. 9 - схема генератора одиночных импульсов; на фиг. 10 -схема блока обьединения и коммутации; наф,1 г. 11 - временныс диаграл 1 мы работы блока разделения информации; на фиг. 12 - тоже, блэка объединения и коммутации; нафиг. 13 - тс же, блока разделения тактовыхил пульсов; на фиг, 14 - то же, генератораОДИ ". Ч.,Х И ОУЛЬСОВУст ойсгвс состоит из передающей иприем 11 ой ч,сти,Г рвдаЮ 1 цая аотЬ СОдвржит бЛОК 1 Г;- кур. ) т но, кодовой послеовдтельности,о2 ргзд с,и фо-,ма ионного сигнала, выд литва-актовой частоты и д;,аг еентз И 1 Р 1,П; е.;: зя зсг. содер.ит дга блока 5,лок 6 синхронизации реку ренты (фиг.4) сг;,ркит регистры 6-1 и 6-2 сдвига, элемент ИСКЛЮЧА 0 ЩЕЕ ИЛИ 6-3, регистр6-4 сдвига, тр 11 ггер 6-5, элемент РАВНОЗНАЧНОСТЬ 6-5, счетчик 6-7, дев.ифратор6-8, счетчик 6.9, д. шифратор 6-10.Блок 8 определения времени эапазды ва" и" (фиг 5) содержит триггеры 8-1 и 8-2 элемент И-НЕ 8-3, элемент И 8-4, элемент"- 4 АОЦЕЕ ИЛИ 8-5, элемент И 8-6 счетчик 8-7, элемент И 8-8,Блоки 9 и 10 коммутаторов (фиг, 6) содержат элементы И-НЕ 10-1 и 10-2, триггеры 10-3 и 10-4, злел 1 енты И-НЕ 10-5, 10-6, 10-7, 10-8 и 10-9, элемент НЕ 10-10, элементы И-НЕ 10-11, 10-12 и 10-13 и элемент НЕ 10-14,Блок 11 выравнивания времени запаздывания фиг. 7) содержит счетчик 11-1 адресов азписи, счетчик 11-2 адресов считывания. Оперативное запоминающее устрой:тво (ОЗУ) 11-3, разделитель 11-4 тактовых ил пульсов, триггер 11-5, коммутатор 11-6 адресов записи и считывания,Разделитель 11-4 тактовых импульсов (фиг, 8) содержит два блока 11-4-1 и 11-4-2 формирователей импульсов, два генератора 11-4-3 и 11-4.4 одиночных импуль ов.генератор Одиночных импульсов (фиг, 9) содержит шесть логических элементов ИН Е 11.4-3-1,;.11-4-3-6.Блок 12 объединения и коммутации (фиг, 10) содержит два триггера 12-1 и 12-2, элел 1 енты,1-НЕ 12-3 и 12-4, элемент НЕ 12-5, эг .менты И-НЕ 12-6, 12-7, 12-812-9 и элемент И,г 1 И 12-"0Суть изобретения заключается в том, что после Ог,-едечения врел ени запаздыва- НИЯ ОДн:;О КаНаЛа и От.СШЕНИЮ К ДРУГОМУ исходнь и дискретный си;чал на скорости передачи Ч бит/с разделяется на передаче с; Омо 1 цью блока разделения совместно с выдел, телем тактовой частоты и элементов ИЛИ каждого канала посимвогьно (на четные и неетньсимьолы) на деа подканала со скоро=т. о пере,чач 1 Ч/, в свою очередь каждый подканал со скоростью Ч/2 разделяется н- дга; Одканала со скоростью Ч/4 и т д до те". пор, пока скорость передачи сообщения че станет приел 1 лемой для передачи по кана; связи. 5 10 15 20 25 30 45 50 55 Порядок Объединения каналов на приеме осуществляется в той же последовательности, что и разьединения на передающей стороне, но в обратном порядке,На приемнсй стороне объединение сигналов каждой пары каналов, имеющих различное время распространения, осуществляется в блоке 12 объединения и коммутации, Вначале информационные сигналы поступают в бчоки 9 и 10 коммутаторов, с которых информация короткого канала через блок 11 выравнивания посту- гает в блок 13 объединения, а информаци 17077755 1 О 4 25 30 л ЧО 45 50 55 с чые синглы длинного канала сразу поступют в блок объединения,Таким образом, достигает:я возможность передачи высокоскоростных дискретных сигналов по коммутируемымнизкоскоростным каналам связи и объединение этих сигналов в пункте приема,Устройство может функционировать в режиме "фгзирование или в режиме "Работа".В режиме "Работа" исходный, псе;, ргзованный в дискретный, сигнал исходящейстанции со скоростью передачипоступаетодновременно в блок разделения 2 и выделитель 3 тактовой частоты, На выходе блокаргг.аления 2 образуются дье последовательности нечетная" и "четная", кгждэя изкотова:,л передгется на скорости ",/2. Зт:г сслгдцв -ельиссти передаются по коммутируемым каналам, имеющие разные вегиин:., вггм ни зьпаздыван:д, Компенсациязгг гзд; агния ос,ществляетс- в приемномус. г.сй"тге где каждый символ инфсрмгци.снногс сигнала кссотлсгс качала задерживает.я на время ргансе велицине разностираспрсстраечия сигналов между короткими длинным каналами связи. ".-о дает воэ.м-юность в приемном устройстве производить сг чхрсннсе побитное объединение,етных",1 "нечетных" импульсов. поступающих г,с двум кгналам.Включение устройства в режим "Фазирсвания г роизвсдится по сгн;,л упсавля.:щего комп, ексг сксчечн-.и ст;н,; и пос;еуст гн . "ни-, соединения. Пр 1 этом осущес 1 ь,гяе ся определение ргзчс:ти запаздывания и выравнивание заедет ческоидлины короткос качала, Опредеение разчосги згпадыаания гроизасднтся с помощью корэгых псс едсвгтельчсстей.Ксдсвая псследсаательнссть ссстсящгя из511 бит поступает в четный канал Аналогичная ксдсггя гсследсвгтельч: ь ссс,яь зя толко из 496 бит и мг егс",руссы,образованной из 15 бит, передается в нецетный канал В применсй части пс мерепоступления рекуррентных кодовых по"ледовгтельностей осуществляется синкронизгция входных последовательно=тейи фиксация их окончания, По окончаниюкод.;ых комбинаций определяегся величина запаздывания д" иннсгс канала по отношению к короткому. Определенная такимобра.,см разность запаздыьания используется для регулирования величины компенсирующей задержки, которая ьклю ается вкороткий канал.Кроме того. фиксация окончания рекурренты. принятой по длинно;.1 у каналу, служит сигналом для переключения работыпередающего устройства в режим "Работа". В процессе выравнивания рекуррентная кодовая последовательность нечетногоканала формируется в блоке 1 (выход 1) ипоступает на первый вход элемента ИЛИ 4На второй вход этого элемента после окончания режима фазирования поступят нечетные биты информационного сигнала,Аналогично, на первый вход второгоэлемента ИЛИ 4 поступает рекуррентная кодовая последовательность четного канала(выход 2 блока 1), После окончния фазирсва-ния на второй вход этогз элемента поступятчегные символы информационного сигнала.Для формирования рекуррентной кодовойпоследовательности в регистре 1-1 блока 1вводятся обратные связи, каждая из которых формируется элементом 1-2 равнозначности или, что то же самоеинвертйрующий сумматор по модулю два".При нажатии кнопки "Пуск" 1-19 осуществляетя установка блока в исходное состояние, Триггер 1-7 через элементы 1-14 и 1-15устанавливается в состсяние "0", а триггер-8 - в состояние "1".Сигнал нулевого уровня с выхода триггера 1-7 закрывает элемент И 1-5, в результате чего на первый триггер регистра 1-1поступит сигнал нулевого управлен я, формируемый при наличии сигналг единя ногоуровня с выхода И 1-5 и сигнала нулевогоурсвня с выхода элемента НЕ 1-6. При этомсигнал тактовой частоты 11 пгоизводит обнуление регистра 1-1,Когда триггеры регистра установятся внулевое состояние, срабатывает дешич ра;ср нуля 1-16 и триггер 1-7 переходит в единичное состояние. На первый ехсд элемецтг1-5 подается "1". Нг ь.срсй ахсд э емечта1-5 также поступает "1" от дешифратора 1-16через элемечт И-Нс 1-4. Тзким образом, науправляющие входы первого три гера регистра с; игг поступает един 1 чный уровень.импульс тактовой частоты -ереводитпервый триггер регистра в "1". Это соответствует первой кодовой комбинации(100000000).Под действием тактовых импульсов свыделителя 3 эта "1 будет продвигаться порегистру.Количество кодовых комбинаций в регистре 1-1 с логическими обратными связямибудет равно (2" - 1), где п - число элементоврегистра равно 9, Таким образом, 2 - 1 = 5119кодсьыл комбинаций.Рекуррентные кодовые комбинации свыхода элемента 1-2 через элементы 1-9 и1-10 на выход блока 1 и далее через элементИЛИ 4 устройства поступают в четный каналсвязи, а через элементы 1-12 и 1-13 и второйэлемент ИЛИ 4 устройства - е нечетный" канал.При достижег 1 и 511 кэдоеой кслинации срабатыаае; де,и ратор 1-11, который возаращает е нулевэз ссстояние триггерь 1-7 и 1-8 и нулееылуроеем эекрьеают выходы блока (выход 1 и 2).Такил образол, в роцессе Ц аз роаа- НиЯ ОДНОЕРЕМЕ НО ПРРЕаЮтсе ДЕЕОДСаЫЕ ПОС ЕДоватЕц ЭСТИ,РЕК;РРЕН 1 Ы) Е Два КаНала связи. Сигнал с нес рсного выхода триггера 1-8 (единичный ,роеснь) обеспечивает разрешение пе.еда и е блокс 2 разделения,На выходе 1 блока 1 е отличие от выхода 2 Формируется 496 кодсвых комбинац, й С появлением 496-й кодовой комбинации на выходе дешсф рзтсра 1-17 формируется сигнал О, ,отозый ;ерееодит триггер 1-18 в состсдние "0" и на выходе элемента "И-НЕ" 1-13 фсэмируется логическая "1", состоящая из 15 бит (маркер После 511-йомбинации 000000001) сигнал с выхода дессие разор 1-11 еернет триггер 1-18 е е:,иничное сзстоя,Эта рекуррентная кодовая последоаательнсс-ь поступает в "нечетный" канал СЕЯЗИ, ДЕР КОДОЗЫЕ ПдСЛЕДОСдтЕЛЬНОСТИ ПС- ст з Р кзна.ь; сеяэ 1 зз.ем на и,.:;емное т рз ь 1 ео Н, . о,е прилс л у тройетва уота ЗЧ нЬ 1 аа бЛОКа, СИ,:хро.з;и ;."; г"10 И. Н И Ьл тнл РРОСЛ ,;,инэций 51 ч,1 ,ихс; оухотся а де.ьис з;,;.з 7 Фз плчьцей,:,л" б,ндаци 1, Г, Мкзр,хкени а.-и. ю"ей кс лб;наци ".11;:.сдоеэя кэл 1. . .,) чг:ыл,.,сс,"-.,и,. рэторс 7 о; эго аалг пояегя тся сиг аС, который поступает нд Одич из входов бло;а 8 определения ьремени заг аздь;ванне и ог;рокидыеает триггеры 8-1 ,ли 8-2, в реэул,.тате чео на высде элел ента 8- Фсрм 1 руется "1", С выход з .елета 8-5 единич зй,роее ь пс тупацт на первый вход зле сн 8-6 Н; етопэй еход эелета 8-6 пос 1 у" зют тактовые имп ульсы хоэотксго канала (антк;)еыхз;з ко. лутатора 10,Тактовые импульсы короткого канала (тк" Фо мируотся ьз вь оде .са 10 коммут, -пров госле появления импульса на выход дешифра ора 7 фазирующей хомби 1 ации хоротхого каала (Работа блакэс 9 и 1 С ко.лмуттс 1 ра будет огисана ниже),Опре:;еллтель 8 времени запаздывания еыключается си: елзл с еыхсд;. дешифра 5 10 15 20 25 О ч0 Я 0 55 торг 7 фазируоНей комбинации длинногоканала, которьй поступает на второй тригер 8-2. На выходе элемента 8-5 появляется"0" уроеень, Величина времени запаздывания измеряется числом информационныхразрядоа, регитрируемых счетчиком 8-7, ввиде двоичного числа.Таким образом, величина времени запаздывания формируется в счетчике 8-7. содержимое которого поразрядно поступает вблок 11 выраенивания времени запаздывания по сигналу с дешифратора 7 фазирующей комбинации длинного канала. которыйформируется с помощью элементов 8-3 и8-4. К моменту поступленя сигнала с выхода дешифратора 7 длинного канала триггеры 8-1 и 8-2 переходят в состояние "1", исигнал с дешифратора 7 фазирующей комбинации длинного канала поступает на выход блока 8.С выхода блока 8 этот сигнал в качествеуправляющего поступает в блок 11 выравни-вания ерел 1 ен эапаэдые "ния,1 оцнее на управля ощий вход счетчика 11-1 и на сброссчетчика 11-2, Процесс синхронизацииЬХОДНЫХ ПОСЛЕДОЕгтЕЛЬНО:тЕй ОСУЩЕСтВЛЯЕтея СлЕдуЮщим обраЗОмСтруктура пес рсен я блоков синхрони; ции рэхуоренть ча -риал е точно такаяже к,.; ", на переда е регистр сдвига с логиес,эи с,",ратч й сгяз ч состоит иэ двух частей регистэа 6-1, содержащего три- л 1 ент и .егис.р 6-2, ссдепжащего шестэлементовРР урр"нтная кОдОеая ПОСЛЕдОВатЕЛЬность из кзна 1 а саяз; поступает на дополниельнь:.1 регистр =4 сдвига Регистр 6-4 так же,кгх и ргистр б-; содеожит три элемента,Так,.м образом, еначал е работе участаь ст ре;истры 6-2 и 6-4, Сигнал разрешениянг послсдний элемент "-й разряд) регистраг поступает От триггера 6-5, который нахо.длтся е нулезом состоянии.В тоже время запрет с единичного выхода триггера 6-5 подается на последнийэлемент регистра 6-1, который вначале неу .аствует в работе. Регистры сдвига выполнены на триггерах с упрэвляющими входами ,например, микросхема, 133 ТВ 1 слогикой на входе),Таким образом, в качестве контрольного (местного) генератора используется регистр 6-1 и 6-2 с логическими обратнымисвязями, выполненными на элементе 6-3,вьход которого сравнивается на элементе0-6 с входной секуррентной кодовой последовательностью. Входная рекуррента поступает из канала связи на регистр 6-4 и далее на регистр, фиг. 2) 6-2, Регистр 6-2 с ло;,1 ческии сбратными связями и элементом 6-3 является общим как для контрольно;о генератсра, так и для входной реурренты, Поскольку структура блока рекуррентной кодовой последовательности как на передаче, тек и приеме, одинакова, то е псцессе продвижения импульсной последовательности по ре истру сдвига наступает момент, когда символы на выходе элемента Си на эыходе линии связи совпадают, Их сравнение происход,;1 на элементе 6-6.При совпадении определенного числа импульсов на двоичном счетчике 6-" срабатывает десятичными. дешифратор 6-8, Тр ггер 6-5 переходит в состояние "1", пдается сигна., разрешения на третий триггер реги;тра 6-1 и за.рет на третий триггер регистра 6-4, е сгзультатеего блок синхронизации рекурренты сткл чается о линии связи, Процесс фззироеания закан .иаае-ся, Даль. нейшее фср идоеэне кодов э,х Гс;,ледащее. тельнпстей осу;ствляетсч на реестах 6-1, 6-2 и элементе 6-3.При появлении 511 ксдозой комбинации выходы регистров 6-,1 и 6-2 поступают на дешифратор 7.Аналогичным обре,см процесс фа роеания осуц ествлссся по дру оу каалу саязи.Для опреде; .,;я нечетого канала, где присутствуот 5 дин ц на 1 ная с 496 ко, сесй ксмби ацс, ,+:ит сче;ч. к 6-9 с д - шифратооом 6-10,На счетный еход счетчика 6-9 поступают так.саые импульсы ча таты тт с выд. ите,.3. По мере псстуг пения кодовых кол бина.ий на вход счетчика 6-9 их нулее;е биты будут обнулять счетчик 6-9 Б момент ремени, когда нэ ехсд й счетчка 6.9 поступ 1 т логическая сдини э, сстоящая из 15 перодов (маркер), сче. ик:сситает 15 тактоеых импульсов, На выхг 1 е дешифсатора 6-10 (ДШ 15) будет сформирован иимпульс, фиксирующий наличие нечетного канала,Работа блока 1 рекуррентной кодоесй . последовательности и бока 2 разделения управляется с помощью еыделителя 3 тактовой частоты. До передачи исходной инфсол.ации выделитель 3 работает как задающий генератор. В пооцессе сеанса связи выдели- тель 3 осуществляет выделение тактовой частоты из импульсной последовательности исходного дискретного сообщения, Работа блоков 6 синхронизации рекуррент на пр . еме осуществляется с помощью блоков 5 выделения тактовой частоты,Блок 9 служит для кол 1 мутации информационного сигнала короткого и длинного с 30 ис .1 н 40 45 50 55 ка 1 ала в режиме сеанса сваей Е ск 1 О служит для коммутации тактовых че тот корст. кого и длинного канала.Сигнал с еы,ода блока дешифратора 7 фазирующей комбинации ко рот кого канала поступает в деа блока 9 и 1 О кслмутаторое устанавливает эти блоки е необхсдимое состояние и осуществляет подключение информации коро кого канала к блоку 11 выравнивания времени запаздыеаниа, а длинного канала - к блоку 12 объединения.С помощью блока 10 осуществляется подкл очение тактовой частоты короткого канала (ткк) к блокам 8 и 11. а тактовой ч;с; оты длинного канала (1-д,) - к блокам 11 и 12,На этом определение интервала выравнивания и установка блоков 9 и 10 ломмутг-срсв заканчивается. Пр иемная часть устройства готова к приему ичформационнсгс сигнала.Работа бока 2 разделения нформациснного сигнала заключае-са е следующем Информационный сиг; ал поступае- на вод блока 2 разде ения на первые входы элементов И 2-1 и 2-2 (фиг. 2 и 11, а) на втсрые влсды этих элементов поступает тактовая частотат/2 с еыдепителя тактовой частоты, На элемент 2-1(Фиг 11, б) поступает прямая последовательное-ь, з на элемент И 2-2 - инвсрсная (", иг 11, е 1. Разр ение начала ра 5 сты 5 лска 2 пс"ту-еет с басков 1 и 8 (с триггера 1-8 и с элементое 9-8) На ."ыходе з 1 их элементов И 2-1 и 2-2 происхоит посимеольлое разделение исходного сгнала на нечетные и четные Гиты (фиг, 11, ; и д). Быхсды э,"ементсв И 2-1, 2-2 подкл очны к упраеласщим входам.-триггеров 2-4, 2-5На счетнь е входы триггер е сэответстеенно постпаот задержанная прямая последооательнссть тактовой частоты Фт/2 (фиг, 11, б) через эгемент 2-6 задержки и инверсная последовател ность той же тактсесй час-оты через элемент 2-7 задержки (фиг. 11, в), На выходе триггеров 2-4 и 2-5 форм руется удлинение каждого символа ;о д;ительности в два раза (фиг. 11, е и ж).Таким образом, осуществляется посимвольное разделение информационного сигнала с последующим формированием импульсов по длительности и передача полученных сигналов через элементы ИЛИ 4 в два канала связи (фиг. 1),На приемной стороне (фиг, 1) информационный сигнал короткого канала через блок 9 коммутаторов поступает е оперативное запоминающее устройство 11-3 (фиг, 7) блока 11 выравнивания времени запаэдыва 1707775 1245 50 55 1 иЯ, Информдционныи сиГндл Дгин 10 ГО 1,анапа поступает 1 г. посредстг . Нно через коммутатор 9 э схем, 12 обьед 11.",;Я (1 иг. 1),Задача блока выравн эдн,я эре сениЭаПаздЫВаНИя ЭаКЛОЧаЕтСЯ Ь гСл ЧтОбЫкаждый символ и формацион 1 ого сигналакороткого канала был задержан на время,равное величие разсот 1 рдсг:Ространения сигналов по двум кдалам связи, Этазадача выполняется с помо 1 цью оперативного запоминающего устро 1 ства, а времяразности распространения сигналоэ вычисляется в блоке 8 определения времени запаздывания и как начальное значениеадреса записи вводгтся параллельным кодом го сигналу управления с блока 8 в счетчик 11-1 адреса записи,Обозначим начальное значение адресазаписи через К Г 1 ри этом нд эльное значен,е адреса считывания Оаэно О. Оно устдаэливается т",м же сигалом управления .блока 8 путел об улен 1 Я сРтчикд 11-2. ЗдтЕЛ 1 С ПОСтУГЛЕН" ЕМ КажДОГО СИЛ 1 г Лпа КОГ Откпго канала зна ения адресов ээп; си будетпринимать эна-г.ния К 1, К+ 2, К + 3 К+и т,д, Значени:. адресов счить:дания приэтом будут прииидть значения 1, 2, 3, 4К, .1, К + 2, К + 3, и тд, По адресус-ит. ьдни., равного энаению К из 03 113 гудет считан первый си. эол инфор ационн. Гс сигнала к готуг Го кд 1 алд. К этомн", пояэ. Я Г , 1 4 ь.,1 иЦИОЗ 10 С 11 ГН 1 пд Д И:1 НО 1 О Канд 1 а, О ддре-читывд,1 " . 1 буд т сч 11 д-, второйс.1 эСл и т д,г Ежим П.;,;,а. н 11;1 1 н;. - . дп Ся ПОСЛЕ У тдног, РН 1 Я ЭЕЛ,ч 1. ". ,ЕР У 1-Ог, тРЗйСтэ ,. О", С- -"Г : ЛГНЦаХЛнии СЭЯЭИ ГО ЛЕ Око 1 чг н.,щ. 1.д фдЭИ" ОцдНИЯ, КОГОРОР, 1 ИКСГ,Ртсг СИндОМуг;раьпения с б;,оуа б го с:-,;11 кгдо 1 О й к О м 0 и н д 1,1л у 1 н 1 О Г 0-д " а, г а ч 11 ается режим пеРРддчи,111 орл 1 дци,Сигнал упреления пост,пает иэ блэка8 (с элемента 1 8-8) нд у. Рдел яющий входблока 2 разделния. Блок разделеи.- тдктовь х час -.- служт для рдэе;е 11 я л,з в;. мени тактовьх последовательностей в сл диих совпадения. Для этой цели используесяболее высокая чстота импульс,ой последовательности (пег),Разделитель 11-4 тактовых импульсоэ,бЛОК-СХЕМа КотСРОГО ГРСДСтдЕЛЕНа Нд (фИГ,8) содержит дэа 1 рм,роьдтеля 11- -1 и 114-2 импульсов и дэд енесатора 11-1-3 и11-4-4 одино ных импульсге,Формирователь 11-4-1 ил;пульсов осуществляет фсомирование корот ких импульсов (фиг, 13 б) по пергдРму фронту 5 0 15 20 2530 40.окой астоты птт (фиг, 13, а) а фо миедтРпь 11-4-2 импульсов осу 1 ествл ет флиГ э "ие коротких ил 1 пУ" ьсов (фиг 13 э)по заднему фРонту вь.гокой частоты пт(фиг. 13, а). В качестве высокой частоты птможет быть использована импульсная последовательность генеоатора в выделителе3 частота этой импул.сной пог едоэательности во много раэ выше тактовой частоты(птт)г тт)таким образом на входы двух генераторов 11-4-3 и 11-4-4 одиночнь:с импульсовпоступают две импульсные последовательности высокой частоты (короткие импульсы),сдвинутые относительно друг друга на величину длительности импульса высокой частоты (фиг. 13, б и в),На вторые входы генераторов одиночныхил 1 пульсов поступают управляющие имПуп Ь:Ы так тОВЬ Чд:тОт ДЭУЛ Каалоэ 1 тКК И ФтДК(фиг, 8, г и д). На выходе генераторов 11-4-3 и11-1-4 ф" Омируется каждый первый импульсвысокой частоты (фиг. 13, е и ж) О появлениюлгпульсоэ тдхтоэ" й частоть г 1г, 13, г и д)на вторых входдс семы 11-4-3 и 111-4-4.На фиг. 9 представлена схема генератора г, 1 О 1 ныл 1 мп.1 ьсое. Работа генератоРд ОДНОЬХ .;1.1 ПУЛЬОЭЛЛЮСтРИРУЕтСЯвр:. и.-нно Диагра,с;й (ф 1 д) Где сче.Е НО;тЬ ПгРЕЛЛЮЧЕНИй Э.1 ЕЛ ЕНтоэ СХЕМЫОсуц.Е тЭЛЯЕ.СЯ В ОМЕгтЫ ЭРЕ "-Н т 1, т-, тэт. -. и .г уазад: с-Г .ла"и И .11 ульсндЯПОС "ЕДг.дтЕ .ОстЬ ф, Г.- а) СООтВЕтСтВУет л-Рс- л; 11"Г ульсам Гт(фигЗ. били 13,В д ИПЛЬ НдЯ ПСС "ЕДОЭ 1 РЛЬ 1 ость (+)Иг,14 б ссг,тэ.т -:. у т сгндлал -дутоэоЙ частот,- иг. 13, ил 13, д 1 Кдк видно иэ-П Е ой -, а.;.Р.л"., -1;ОДЕ ГРНРРдоРов 11-4 3 и 11; 4 г 1. з," 1 пуегся голныйПЕРВЬ, ИМПУЛ С Ил" ПУЛ.СНОй Г 1 ОСЛЕДОЭатель;О:ти 1,".ИГ 1-" -; Пп по" в Рн;1 л.пульСд Ктово; Ча: От Адреса записи и сч. тыэан я"сез кол мутатор 11-б ддресог записи и считывания пос-упают в ОЗУ 11-3Комм;татором 1, -б управ п;ет триггер 11-5, ко-о ый под Действием импульсов тдктоьь х частот короткого и длинного каналов поперемено переключает я из режима записи в режим считывания. Сигналы упрдвлеНИг С ПРЯМОГО И ИНЬЕРСНОГО ВЫХОДОВ триггера 1-5 осуществляют попеременное подключение разрядов записи и считывания на адресные сходы ОЗУ 11-3 через логические элементы 2 - 2 И-ИЛИ-НЕ (на которых построен коммутатор 11-6).Для правильного объединения каналов необходимо определить какой канал четный, какой нечетный. ,дк было описано выше, в блоке разделения осуществляетсяразделение информацисннэгс си. нала на нецс тные и на четные символы. Для этого на передаче в одну из рекурре тных кодовых последовательностей включают маркер гпосле 496 кодовой комбинации включают 15 единиц). На приемной стороне в блоках 6 синхронизации рекуррент (фиг, 4) фиксируют наличие 15-и единиц с помощью счетчиэ 6-9 и дешифратора 6-10. Определение четного и нечетного каналов как на передаче. так и на приеме необходим. для правильного объединения символов в блоке 12 оГ единения и коммутации.Нэ приел 1 ной стороне нечет: ая псс" здоэательность символов информ - циочнсгс сигнале может ттоступить как по коро; кому, так и по дчиннол у ка алу. Сигнал: выхода дешиф,".атора с, определяющий наг ц е симвпчь нечетного канала. поступает в б.ок ,2 обединения и коммутации. на - чход-тиггера ,2. и пепе;сдя- ео в согтп ,н 1 е " (я слу я псступле;,ия мар еоа в первы, анал) и обеспед ивает разсеш.-ни, для злолента И- Е 12-3. В слу эе г 1 ос. у,ле ния маркера го ворому каналу псс 1 упет азрешь.,ие на элемент И-Н: 12-4 при опрокидывании триггера 12-2. Нэ вторые входы элементов 12-3 и 12-4 пс:ту; ас 1 так свая час 1 ота длинного канала 1 л ,фиг. 12, в 1 Инверсная после.сиате, ьнссть тактовой частоты 1 тдк (фиг, 12, т) через элемент НЕ 12-5 поступает на э;.менты И-НЕ 2-6 и 1;- . фн 1 срлация , стк;гс кан.ча госту- пает на третьи гхсды -леча тсв,-КЕ 12-3 и ,2-с (фи 12. а).В слчае, . с.а верхний 1 риггер 12-;1 фиг. 10) находит" я в состоян",. . ин 4 ор лехаци кспоткого канала псс 1 упает на эле менты И-НЕ 12-3 и 12-6, Тал свая частота длинно канала ттдк(фиг. 12, в, и;,; поступлении на эти элементы ссуд;ес;вляет стробисваие входи:й ин:срмг цп, ф иг.д) И формация длиннотп канала гос;, чает ., элементы И-НЕ 12.4 и 1". фиг 12 б,. Нижний триггер 12-2 (фиг, 10) аходится е состоянии "0" и обеспечивае- разрешение для элемента И-НЕ 12-7, Инверснсе значение тактовой последовательности фиг. 12, г) осуществляет стробированиь инфорлации длинного канала на элелфенте И-НЕ 12-7,Информация с выхода элемента И-НЕ 12-3 л с выхода эле лента 12-7 г оступает на элемент И-НЕ 12-8, где осуществляется их суммирование и далес через элемент ИЛИ 12-10 поступает на выход.В случае, когда триггер 12-2 находится в состоянии "1", случай поступления маркера во второй канал, в работе участвуют другие три элемента 12-6, 12-4 и 12-9. 1 Г 20 чдо45 50 55 Клмутатср и 10 г острое ы од, наовс иРаботают следующи образом,Рассмотрим случай, кода с дешифратоРа 7 фазирующей комбинации короткес ка.нала нулевой сигнал поступаета э 1 ементИ-НЕ 10-1. С выхода этого элемента сигналпоступает на вход злелента И-КГ 10-2 нэдругой вход которого поступает логическаяединица с инвергногс вы.ода триггера 10-3,находящегося в состоянии "0", 0-риц;ельный перепад с выхода элелента 10-2 переводит триггер 10-4 в состояние "1". Прячоивыхс 1 триггера обеспечивает разрешениедля элементов И-НЕ 10-5 и С 6, а инверсый выход с",уществит запрет на элемент,",-НЕ 10-7 В это случае триггер 10-3 остае;пя; состоянии "0" и ео прям , выходосуществляет запрет элементов И-КЕ 10-8 и10-9Такил образом, инфорлэция ксроткотоланала через элементы 10-1, 0-2 10-10, 1 О 5,0 1 пост",ит на выход корот о.о кана.,нформация дл, нногг кэнала череззлеленты 10-12, 10-6 и ".-3 поступит наьыход длинного канала.В счуцае, ,огда сигнал с иешифратора 7фазирующей комбинации короткого каналапоступит на эгемент ИЛИ 10-12, произойдетопрокидывание триггера 10-3 в состояние. сосжсе,; т н о,лации длинцсто канаТа:;м образом, еведени в устройствосвзновых блс св позволяет пс гпэенениюс известнь и обеспе ить повышение прспуск.сй способности 3; счет гсследовате". ойи редачи еысс;о"ксссст ого потоа инфоол;а.л 1 знных сичсс,"о-. по низкоскоростнымка-:;"л сРязи,Формула изобретения1, Устройство связи для высокоскоростной передачи дискретных сигналов. содер-,жащее элемент ИЛИ в передающей части игри:мную часть, вк" ючающую два дешифратора фазирующей комбинации, выходыкоторых соединены с входами блока определения времени запаздывания, первый ивторой выходы которого соединены с первым и вторым входами блока выравниваниявремени запаздывания, о т л и ч а ю щ е ес я тем, что, с целью повышения скоростипередачи информации по каналам с низкойпропускной способностью, в передающуючасть введены блок рекуррентной кодовойпоследовательности, второй элемент ИЛИ,выделитель тактовой частоты, блок раэделе 0 тН 11 Я ИчфаРМдЦ 11 СН КОГО СИГНдг Э 11 СОВЫ 11 вход которого соединен с В- дам 1 , делителя тэктаоай час 10 ты и является ин, армэцианным входом ус 1 райгтва яыход выделителя тэ.товой частоты саеднен с первым входэм блока рекуррентной кадоВай ПОСйЕДаваТЕЛЬНОСТИ,;. ЕТОРпй ВЫХОД СО- единен с втсрь;м входом блок; раз,",елеч 1;я информационного сигнала. д. э вь ода которого саедноны с первыми входами элементов ИЛИ, Втсрые входы оторык саед. нены с соответствующими .Ыхсдэми блока рекуррентной кодовой последсоательности, тре; ий выход котарага соединен с третьим Входом блока разделе ИЯ, выходы элементоа ИЛИ я ля эся канальнь;ми оыхо- ДЭМИ УС Райства, Э;. ГРэл 1 нУЮ Чэстн РЬЕДЕ- ны двэ блока выделения тактовой частоты, доа бгскэ снхрснзац 1 рекурренты, два блока коммутаторов, блок обьеднения и каммутэц 11 и, первый и второй Вхадь первого блока комм,таторгв саединень с обьедиченньнл перво:мл сходе ли соатВЕтстеуЮщих блакОВ Выдлег иЯ тактаьсй частоты и блакаВ си фхрочизэц 1, рекурренты явля этся соответственна пергым и оторым канальными входами устройства, первый 11 Втс рай ьхады отара, б. Окл оммутаторао соединены с ь ы х ода м 1 б л э кэ о 1 ы д с г е 111 л т " к т а Р э 11(э ".,- 10 ТЫ И Л Тарым", ОХСдЗЛ 11 Л б,аС:В СНХ г,ОНИ- зсц,; ре.".ре; .: Соото.;стое а ге;гогаотара 1 лэ 1 лс 1,с , г,ь .- Г "10 В синхрон" 1 ац 11, -. урггн-ь сссч ены с охода,;1; с-Отвз. -.Тео 1 ходь со а,гг ен, г-. - м о. амблока обьсдл -: .,я:. гс "1 тг- е.эды ЕДИНЕНЫ С ОС, Г ., С Эг г Н . ТЬ;К 1ЧЕТВЕРТЫМ ВХОД.11 П:;.",Э; 11 О,ОКОЕ аллутатс;,оо, трстй вь ад б,с,а с"редеген;л орзмен 1, ээпэздыл.н 1 Я; с;, ЧР;, чст;ертьм охэдс блс а эсдеен;, Оелвый и второй выходы первого блсэ эл.мутатарав СОЕдичЕны СаотоЕТСТВЕнна С третьими вхадэ 1 л б; - ;э оырэониаэ 1,я времени запэз "ыоан 1; - и блслэ сбьединеня и ломмутэцни, че-ьертый о ад которого соед 1 л 1 ен с г: хендэ .Ок; ьырээн 11 ознз 1 я оремени запаздывания, четвертый ьход которого соед 11 н, с 1 атооым ьхадсм блокол 0 пределс 1 д Рремени зэп,1 зыоэн 11 Я пе Вым выходом Второго блока ксммутатороо, лторо 11 выход которого соединен с пятым; вкодали блока обьедин. ния и камл 1 тации и блока Выргг нванин времени запаздывания, шестой вход которого саед- нен с Вторым Выходом второго блэка выделения тактовой чэстэты, а выхэд блока5 10 15 20 сбьединеия и камлутации яеляется выходам устр йстгэ2 Уст р" иВо по г, 1, о т л и ч э ю щ е ес я тем. что блок разделения информационного сигнала содржит два триггера, два элемента И, два элемента задержки и элемент НЕ, вксд которого гадлючен к первому окс "у первого элемента И, че, .з первый элсл ент зэдерж.и - к тактовом зходу пер. всго триггера и является вторым входом блока, а выход подключеч к первому еходу ,торс го элемента И и через второй элемент заде рк - к та кто В о му входу триггера, вторые Входы элементов И Являются четвертым входол 1 блока, выходы элементов И падк "ючечы к О-вхсдам соответстоуюс их триггеров, прямые выходы каторьх являются Выходами блока, а третьи и четверть,е входы элел 1 ентов И с"ьединены являются соатеетстознна треть 11 л и первым Входами блока. 25 Г 15 д 0 45 50 55,т устройства па п, 1, о т л и ч э ю щ е ес: тем, что блэк реуррентнай элгвай паследоеэтельн "сти содержит шесть элементов И-НЕ, ре "истр сдьига элемент РАВНОЗНАЧНОСТЬ, три тр 11 ггера, три дешифрэ 1 орэ. 1 еть:ре элеме 1 та НЕ, гричем ВСХОД ПЕРЬО С: тГИГГЕРа ЧЕРЕЗ ПУСКОВУЮ НОГИНУ СОЕД 1 ЕН С Ц:1 ЧСй Па: гСЯЧЧОГЭ Патенциалэ, Р.ьхсд соединен с вы"дам пер- ГЭГО ДЕЦ.,;".;. ТОРЭ,-, -ЕХОД л ВТОРЭГО- ;ээ -е д к-т, рого пс,".Клоен к Вы- Х д. ЭТОС- д,.Ифратара, Э гр,-пы Зкадае ОГЕХ дР.Ь +ратарао ОбЬЕд 1 ночн И ПСдКЛЮ;пп= В .-дав регистрг с,".га, пер. ы 1 с д ко рл с я эя ". ся оадом блсэ, ;, дру иг :э ок;дэ саедне чы сас-, еетствен; с ь с;,эм.; последовательно с:единен. нь ле;Рх элементов И-НЕ 1 НЕ, а два еыха-а рогстра сдвига псдлкчечы к саотьетствусщим ехадэм элемента РАБН 0- РН-ЧНСГ , О, РЫад Отар чга Е;.чЕн С о.сд:м втарсго элемента НЕ и с первыми вксдали Второго и третьего элементов ИНЕ. Вторые третьи входы которых попарно обьединены и подключены соответственнооыхадэгл первого и третьего,.иггеров, а оь. Од третьего триггера соединен с входом первого элемента И-НЕ, другой вход которого пэдкгючен к оьходу четвертого элемента ,1-НЕ, вход которого соединен с выходсм ;-, срого элемента НЕ, а другой вход подклю чен к Выходу третьего дешифратора и к 5- входу третьего триггера, Я-вход которого через третий элемент НЕ соединен с выходом пятого элемента И-НЕ, входы которого подключсны соответственна к 5- и В-входал первого триггера, причсм выход шестого эле,"лента И-НЕ является первым выходом блока, а входы шестого элемента И-МЕ под 1в л)сцрнь соа)ветстврнно к вес ьм; ".Ть)- о элеме)тэ И-НЕ и Втор)гс т; гера Выход ВтграГа, ЕМрТЭ И-НЕ чр; -Э С ьвс Ый элемент НЕ с"единен с атос м гыхсд:м .ЛОКа, а ИНВЕРСНЫЙ ВЫХОД ПЕРВОГО ТРГГЕРЭ являегся третьим выходам блока,4 Устройство по п. 1, о т л и ч а ю щ е ес я трм, чта блок снхранизацие ре),ргенты СПДЕР)КИт тРИ РЕГ)1 СТРа СДВИГа, ЗЛРлЕ . Р:.КЛ)ЮА СЩЕЕ ИЛИ элелен. РчО С ЗНАЧНОСТЬ, трисгер, два ррши)гэтара и два счетика, Г)ервый вход злелента цйВ- НОЗНАЧНС)СТЬ соединен - Вхадолл перяого регитра сдвига и выходом элементр ИСКЛКЧАЮ 1.ЕЕ ИЛИ, втосои Всог саеднрн с 15 акадЭгрта;)ОГО рЕГ 1 стрэ Сда 1 ГЭ. Н -БОДОМ еоэаго г е, иэ и яв яете,я с раь ь )длф блока а Вь ход соединен с пер ыл владам Втгэсго с)стч 1 кэ, "тачай ВхОд В г ОГО с.,Рт.КЭ СОЕДИг РН - С:УГИЛ 1 ВСДЭЛ .: С " О РЕ- ". г .тэа сд. 1 . пррвг. м вад;м .р.)ерго р. и; со ) сдвд и то)ыл В . ",л,)рсВОГО Г Е ц, цз, В .,дь) ка-С ДОГС Саг д,) .ны Сда;, ЧЕрВОГГ р-:)Е 11)ратГС)Э ВЕ,)хад 01 СГО ВЛярТСГ уЧГааЛяЮщМ ВЫХадСМ бтаЕ Э ".5 гаупг выходов пррвого и третьег., гистОсв сдвиг явля,атся кадагым вь Ода" благ ервый и Второй сыхгды трет ьрго РгСРЭ СДВИГЭ Эг;-Е. Г СОГветСтьУО- ц е с,харям; э =мента к 1 СК, Ю)- -Н:)Е-.Т С, В;Д ОЕТЬЕГГ; РЕС Г) С -":с-Р )С . Рта с),ГГ, Ст,ГСГ ТСЭ ЭС)ЕДН,С ) О" СГсага )Г ", тс "ДВИ Э, ИН .ВРОНЕ) В"Д Ката.)Г)НЕ)Е,т 0 Ь л тг)С ГР Э Ьа "-,г - ) Гтг.Рге О."НРн ГВЕ;. С -о: "л .0 )ГГ) РРГИС РЭ г.ДВИ -.;-Р ОДСО).,ЧнЕ- . В-ОДО ь гг .ЕО д.;трэтсс)3 3 Р алОд сч д н с ТС Е;ИЛ ГСД-л:т-.,;ОГС С Етч, -". Е =: ЯЕТСЯ ходом с 1 гнээ е",. ) )ОкГаг ". Г, кадаа В г). 1 Счет" " "-.; р;.н . Э г Г;. гг)е 1т СГ Тс" О -1 г т И Ця те чта б,ок ог г ед . я . - .",; запэзд Ван, я соде;)жт два три р)-.ь эле мвкт е Н Е, "р: Элвмента 11, ЭлвлЕнт .,С л)ЮНАЮЩее ил, даацнс, 1 тци й,.аг Катр) "а;а ГОЕД, Нг) С Р-Ьла- ",ЕРЬОГО И Вта тОГГ ТРСГГЕРОВ И ЯВЛЯЕ С ЕХОДС".сигнала е,т 00,1 блок, 5-а о,;ы -ерасгс, ВТС раГС трГГСраа ССг.ДИ ЕНЬ Саат.:-СТВн- НГ С ПЕрВЬ;М И ВтСрЫМ ВХОдз.".1 -.,; Ента И-НЕ, Выхо котарогг саед, не с г е,рэьм Входом первого э- мента И, Втс,"О, В.,ад ка срого соединен с п=рвым вход;л Второ Го элемента,И, выходом первого триггера и пеовыл 1 входам элемента к)СКЛге)чйЮЩЕЕ ИЛИ, второй вход которого соединен с выходам в-араго триггера, тетьи 1 входам первого элемента И и вторым Входом второ)О Л.мрнтд И, ВЫГ)д Элр)лрнта С 1 С К 1 г., )" ЮЩЕЕ ИЛИ сседи)рн с первыел вхг)дом третьего элемента И. е горой Вхг)д котаГогг) является тактовым Всодом блока, э вь)сд гоедин ен с С-входом счетчика, вы лад ко го рого является первым выходом блока, Выхо.ды первого и второго элементов И являются соответственно вторыл и третьиВысдл)лс б чала.б. УСтрайетВО Па П. 1, О; Л И ч Э Ю щ Е Е с я срм, та блок выравнивания Времени запаздывания содер:кит оперативое запо"и ающее устройство (СЗУ 1, ком)лутатор адресоь записи и считывания, счетчики эд,)есг ь записи и считывания, триггер и раздел)1 ель тактовых импульсов, Входы которогг Яа г Ют Я Ч таЕРТЫМ, ПЯТЫМ И ШЕСтЫЛ ВХО.дэли блаеа, е ыходы триггера подключены к ахпдэл коллутатарэ гдрссов записи и счит.вэния, двг группы Входов которого под С НЫ Саат ВЕтетВЕННО К ГРППЭМ ВЫХОДОВ счетцсков ад, рсэ записи и считывания вы ДЫ КалМУТ;.ОРа аД,"ЕСГВ ЗаПСИ И СЧИтЫВ; тЯ ПЗД) ЛЮЧЕНЫ Л аДРЕСНЫМ ВХОДаМ эдреса ОРУ. иефэрлэционный в;од оторос являргся третьим входом блока, а выход Е.ЗУ ЯВЛЯЕТСЯ ВЬ КОДОМ бЛЭЕ Э.7 устройства по и 1 о т л и ч э ю щ е еС я тЕМ Ч-О бЛГ)К КаМЛутатарав СОДЕржИт "есять элемснтов И-НЕ, даэ элрлента НЕ итр г гера гк.входы которых о;.ьединены"гс т: ггррр г ц.ьнпн г р, гдсм пер-Г.; .1-э С.-НЕ ь Одафл прГВО 0 элеН;. нЬЕрЫ, аакрд СОЕДИНЕН С 0.; .ы; Вхс)дам ВтараГО эл е 1 сеэ И-Н Вы , КС ГрггЭГС СОЕДИНЕН С 5-ВХОДОЛ ВтарОГОл гвр и аг дг)л ртара Ч Э-С лрнта НЕ, ВЫ Од ката ога саед,не с первыл входом -; еьего элрментэ И-НЕ втсрой вход катоГ эгс соеденен с первыл вадам четвертого э;-.лте.э -НЕ и гсялыл ре.кадом второго , ЕГр"Э, . НВЕ-СНХ )1 аЬСд КатарОГО СарЕ- де с гера м В. сдэл первого элемента И-НЕ, Втсрсч вход которого соединен с выходам пятого элелента И-НЕ и вторым вхо.-сл четвертого э;емента И-НЕ, выход катар-го соединен с первым в.адам шесто":гцлента И-НЕ, ВтоРой вход котоРого сор.- ес Выходом седьмого элемента И-НЕ, ;:;) - Влад КатараГО СОЕДИНЕН С ВЫХадаМ В. С),. ого и вторым входа)л второ-о элементов .".-,-) Е, а Второй Вход соединен с прямым г;,; гдсм гервого триггера и первым входом деьят.г элемента И-НЕ, второй вход котораг= сг, -инен с выходом первого элемента н Е, Вь ха соединен с первым Входом десято;0 элемента И-НЕ, второй Вход которого саед нен с выходам третьего элемента ИНЕ, выход является первым выходом блока,