Устройство передачи цифровых сигналов
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 919129
Авторы: Ладомирски, Оганян
Текст
ОП ИКАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихреспублик и 919 29ив делам изобретений и открытий(9 Й) УСТРОГ 1 СТВО ПЕРЕДАЧИ ЦИФРОВЫХ СИГНАЛОВИзобретение относится к техникеэлектросвязи и может быть использовано в многоканальных цифровых системах передачи,Известное устройство передачицифровых сигналов с двусторонним сог 5ласованием скорости, содержащее напередающей стороне объединенные повходу блок выделения тактовой частоты и блок памяти, выход которого под 1 Оклюцен к соответствующему входу блока передаци группового сигнала, атакже последовательно соединенныеблок задающих генераторов, формирователь сигнала команд согласованият 5скорости, первый элемент ИЛИ, блокзапрета и временной дискриминатор,к второму входу которого и входузаписи блока памяти подключен вь 1 ход.блока выделения тактовой цасто"ты, а выходы временного дискриминатора подключены к второму и третьемувходам формирователя сигнала командсогласования скорости, выход которо" го подключен к второму входу блоказапрета, выход которого подключенко входу считывания блока памяти,при этом второй выход блока задающихгенераторов подключен к второму входу первого элемента ИЛИ, а на приемной стороне - объединенные по входублок выделения тактовой частоты,блок приема синхросигнала и канальныйраспределитель, а также последовательно соединенные блок задающих генераторов, формирователь сигнала команд согласования скорости эле"мент ИЛИ, блок запрета, блок фазовойавтоподстройки частоты (ФАПЧ) и блокпамяти, к второму входу которого подключен выход блока запрета, а к третьему входу блока памяти и второмувходу формирователя сигнала командсогласования скорости подключен вь 1 ход канального распределителя, приэтом выходы блока выделения тактовойчастоты и блока приема синхросигнала подключены ко входам блока задаю 3 9191щих генераторов, второй выход которого подключен к вторым входам элемента ИЛИ и канального распределите" ля, к третьему входу которого подключен первый выход Формирователя сигнала команд согласования скорости, второй выход которого годключен к второму входу блока запрета 111.Однако устройство обладает низкой помехоустойчивостью и достоверностью 1 о передачи цифровых сигналов.Цель изобретения - повышение помехоустойчивости и достоверности передачи цифровых сигналов.5Для достижения цели в устройство передачи цифровых сигналов введены на передающей стороне последовательно соединенные элемент НЕ, первый элемент И, второй элемент ИЛИ и второй элемент И, а также индикатор и блок контроля, входы которого обьединены с соответствующими входами блока памяти, а выходы блока контроля подключены к входу индикатора и второму входу второго элемента И, выход которого подключен к соответствующему входу блока передачи группового сигнала, при этом третий выход блока задающих генераторов подключен к вто рому входу первого элемента И, а к второму входу второго элемента ИЛИ подключен второй выход Формирователя сигнала команд согласования скорости, а на приемной стороне введены последовательно соединенные элемент И, триг- згер и индикатор, а также блок управления, ко входам. которого подключены первый, второй и третий выходы Формирователя сигнала согласования скорости, а выход блока управления подключен к второму входу триггера и первому входу элемента И, второй вход которого соединен со входом блока выделения тактовой частоты.На чертеже представлена электрическая структурная схема устройства.Устройство передачи цифровых сигналов содержит на передающей стороне блок 1 выделения тактовой частоты, временной дискриминатор 2, блок 3 памяти, блок 4 запрета, Формирователь 5 сигнала команд согласования скорости, первый элемент ИЛИ б,блок 7 контроля, индикатор 8, элемент НЕ 9 первый элемент И 10, второй эле- Ы мент ИЛИ 11, второй элемент И 12, блок 13 задающих генераторов, блок 14 передачи группового сигнала, на приемной стороне - блок 15 выделения тактовой частоты, блок 1 б синхросигнала,блок 17 задающих генераторов, канальный распределитель 18, блок 19 памяти, блок 20 Фазовой автоподстройкичастоты, элемент ИЛИ 21, блок 22 запрета, формирователь 23 сигнала команд согласования скорости, блок 24управления, элемент И 25, триггер 26,индикатор 27.Устройство работает следующим образом,Запись информации в блок 3 памятиосуществляется с тактовой частотойобъединяемого сигнала, выделяемойблоком 1 выделения тактовой частоты,а считывание с частотой, определяемойблоком 13 задающих генераторов, Есличастота считывания превышает частотузаписи, а разность фаз между нимидостигает порогового значения временного дискриминатора 2, то с его выхода подается сигнал на формирователь 5 сигнала команд согласованияскорости. В определенные интервалывремени с выхода Формирователя 5сигнала команд согласования скорости подается сигнал на блок 4 запрета, тем самым задерживая очереднойимпульс считывания, Если пороговоезначение временного дискриминатора 2 превышается при частоте записи больше частоты считывания, то совторого выхода временного дискриминатора 2 подается сигнал на формирователь 5 сигнала команд согласования скорости и с его первого выходаобозначенного знаком (") в определенные интервалы подается сигнал, который через первый элемент ИЛИ б иблок 4 запрета дополнительно считывает очередной символ блока 3 памятиСчитываемые информационные символы поступают в блок 14 передачи группового сигнала, где формируется вгрупповой сигнал, передаввемый в линию связи. Блок 1 выделения тактовой частоты, временной дискриминатор 2, блок 3 памяти, блок 4 запрета,формирователь 5 сигнала команд согласования скорости, первый элемент ИЛИ 6 предсталяют собой блок. асинхронного сопряжения передачи (БАГ Лер.).Для контроля работоспособности БАС Пер, и состояния входного линейного тракта на один из входов бло5 919 ка 7 контроля подается входной цифровой сигнал для определения вероятности ошибок, вносимых цифровым трактом (например, по критерию нарушения чередования полярностей во входном циф ровом сигнала). На другие входы бло" ка контроля поступают импульсные последовательности записи и считывания, для проверки очередности импульсов считывания и записи в блоке 3 памяти, 10 Один из выходов блока 7 контроля соединен со входом индикатора 9 для местной сигнализации при возникновении неисправности. Передача обобщенного сигнала о состоянии БАС Пер. 15 и входного линейного тракта на противоложную станцию не требует выделения дополнительного цифрового канала. Информация в виде 000 при исправной аппаратуре либо 111 в случае 20 возникновения неисправности со второго входа блока 7 контроля поступаетна второй вход второго элемента И 12,на первый вход которого подается стробирующая импульсная последовательность с выхода второго элемента ИЛИ 11,Данная стробирующая последовательность формируется на временных позициях в моменты введения положительной вставки и в моменты отсутствия З 0информационных символов отрицательного согласования скорости, Это обеспечивается тем, что на один из входоввторого элемента ИЛИ 11 поступает сигнал с выхода формирователя 5 сигнала З 5команд согласования скорости в моменты введения положительной вставки,а на другой вход второго элемента ИЛИ 11 подается сигнал с выходапервого элемента И 10, формируемый 40в интервалы времени, предназначенныедля передачи информационных символовпри отрицательном согласовании,1На приемной стороне с помощьюблока 15 выделения тактовои частоты45формируются колебания тактовой частоты, а цикловая синхронизация обеспечивается с помощью блока 16 прие"ма синхросигнала. Сигналы с выходов этих устройств управляют блоком 17 задающих генераторов, Основная информация с выхода канальногораспределителя 19 в начале записывается в блок 19 памяти, а затем считывается с помощью импульсной последовательности, формируемой блоком 20фазовой автоподстройки частоты, Наканальный распределитель 18 информаци 129 6онной последовательности подаются сигналы с выхода блока 17 задающих генераторов, эа счет чего на выходе канального распределителя 19 формируются символы данного цифрового сигнала и символы команды согласования скорости, а также с выхода формирователя 23 сигнала команд согласования скорости в моменты передачи информационных символов по специальному каналу (при отрицательном согласовании скорости), В формирователе 23 сигнала команд согласования скорости выделяются эти команды и с помощью импульсного сигнала от блока 17 задающих генераторов на выходах форми" рователя 23 сигнала команд сагласо" вания скорости формируются сигналы отрицательного (-) и положительного (+) согласования скорости. Сигнал отрицательного согласования поступает на третий вход канального распределителя 18, элемент ИЛИ 2 1, а также на блок 24 управления, Сигнал положительного согласования поступает на блок запрета и блок 24 управления, Кроме того на блок 24 управления поступает сигнал, определяющий временные интервалы символов цифрового канала, используемого для передачи информационной импульсной последовательности при отрицательном согласовании скорости, В интервалах времени согласующих символов, несущих информацию о состоянии БАС Пер, и входного цифрого тракта на выходе блока .24 управления формируются сигналы, подаваемые на элемент И 25, на выходе которого выделяется последовательность импульсов. Эта после" довательность, имеющая при исправной аппаратуре группообразования вид 000, а при неисправностях " 111, подается на триггер 26, который нормализует длительность им" пульсов,еспечивая устойчивую работу индикатора 27. Та ки м образом, предла гаемое устройствоо обеспечивает контроль работоспособности блоков асинхронного сопряжения передающей станции и состояния входных линейных трактов, а также передачу обощенной информации об этом на противоположную стан цию, При этом передача контрольной информации не требует специального цифрового канала и осуществляется на временных позициях,. отводимыхдля вставки при положительном согласовании, и для передачи информационной импульсной последовательности.при отрицательном ссгласовании скорости, Это позволяет повысить помехо устойчивость и достоверность передачи цифрового сигнала без снижения эффективности использования пропускной способности цифрового тракта,10Формула изобретенияУстройство передачи цифровых сигналов с двусторонним согласованием скорости, содержащее на передающей стороне объединенные по входу блок выделения тактовой частоты ипамяти, выход круторого подключЕн к соответствующему входу блока 20 передачи группового сигнала, а также последовательно соединенные блок задающих генераторов, формирователь сигнала команд согласования скорости, ,первый элемент ИЛИ, блок запрета и 25 ,временной дискриминатор, к второму входу которого и входу записи блока памяти подключен выход блока выделения тактовой частоты, а выходы временного дискриминатора подключены 30 к второму и третьему входам формирования сигнала команд согласования скорости, выход которого подключен к второму входу запрета, выход которого подключен к входу считывания бпо з ка памяти, при этом второй выход блока задающих генераторов подключен к второму входу первого эгемента ИЛИ, а на приемной стороне - объединенные по входу блок выделения тактовой час-,0 тоть, блок приема синхросигнага и канальный распределитель, а также последовательно соединенные блок задающих генераторов, формирователь сигнала команд согласования скорости, элемент ИЛИ, блок запрета, блок фазовой автоподстрой ки частоты (ФАПЧ) и блок памяти к второму входу которого подключен выход блока запрета, а к третьему входу блока памяти и вто рому входу формирователя сигнала команд согласования скорости подключенвыход канального распределителя,при этом выходы блока выделения тактовой частоты и блока приема синхросигнала подключены к входам блока задающихгенераторов, второй выход которогоподключен к. вторым входам элемента ИЛИ и канального распределителя,к третьему входу которого подключенпервый выход формирователя сигналакоманд согласования скорости, второй выход которого подключен к второму входу блока запрета, о т л ич а ю щ е е с я тем, что, с цельюповышения помехоустойчивости и досто.верности передачи цифровых сигналов,введены на передающей стороне последовательно соединенные элемент НЕ,первый элемент И, второй элемент ИЛИи второй элемент И, а также индикатор и блок контроля, входы которогообьединены с соответствующими входами блока памяти, а выходы блока конт.роля подключены к входу индикатораи второму входу второго элемента И,выход которого подключен к соответствующему входу блока передачи группового сигнала, при этом третий выход блока задающих генераторов подключен к второму входу первого элемента И, а к второму входу второгоэлемента ИЛИ подключен второй выход формирователя сигнала командсогласования скорости, а на приемной стороне введены последовательносоединенные элемент И, триггер и индикатор, а также блок управления, ковходам которого подключены первый,второй и третий выходы формирователяси гнала команд согласования скорости,а выход блока управления подключенк второму входу триггера и первомувходу элемента И, второл вход котооого соединен со входом блока вьделения тактовой частоты.Источники информации,принятые во внимание при экспертизе1, Аппаратура вторичной цифровойсистемы передачи ИКИ, - "Электросвязь, 1977, И 12, с.23-32 (прототип).919129 аказ 2115/М 2 Тираж 18в ВНИИП лиал ППП "Патент", г, Ужгоро
СмотретьЗаявка
2951126, 03.07.1980
ВОЕННАЯ ОРДЕНА ЛЕНИНА КРАСНОЗНАМЕННАЯ АКАДЕМИЯ СВЯЗИ ИМ. С. М. БУДЕННОГО
ОГАНЯН ЛЕНДРУШ НЕРСЕСОВИЧ, ЛАДОМИРСКИ ЯЦЕК АНТОНЕВИЧ
МПК / Метки
МПК: H04L 7/08
Метки: передачи, сигналов, цифровых
Опубликовано: 07.04.1982
Код ссылки
<a href="https://patents.su/5-919129-ustrojjstvo-peredachi-cifrovykh-signalov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство передачи цифровых сигналов</a>
Предыдущий патент: Система фазирования
Следующий патент: Устройство тактовой синхронизации регенератора радиоканала
Случайный патент: Вяжущее