Счетное устройство

Союз Советских Соцналистнческнх Республик(23) ПриоритетОпубликовано 15,08.81. Бюллетень йо 51)М, Кл,з 3 К 23 Государственный комите СССР ио делам изобретений и открытий(088.8) Дата опубликовани сания 15088 2) Авторыизобретени В, Хо И.Е. Бугрино(54) СЧЕТНОЕ УСТРОЙСТВ ственно с качисла и с иси матрицы мадреса.Это устройство работает сл ющим образом.Из блока управления на вход управления записи матрицы памяти с дешифратором поступает импульс, покоторому содержимое счетчика числазаписывается в ячейку памяти с адресом, выбранным содержимым счетчикаадреса, после чего содержимое счетчика адреса увеличивается на едини цу и в счетчик числа переписываетсясодержимое ячейки памяти с адресом,укаэанным содержимым счетчика адресаПосле этого к содержимому регистрачисла прибавляются импульсы, посту пающие по входной шине до тех пор,пока иэ блока управления не поступитследующий импульс на вход управлениязаписи матрицы памяти и цикл повторяется 2.5 Недостаток этого устройства - ононе может быть использовано в качестве многоразрядного счетчика импсов. еду ство,лок кор ания,ИЛИ ствамалореклок11его льЦель нциональны Изобретение относится к цифровой технике и предназначено для использования в аппаратуре обработки цифровой информации. Устройство может найти применение в измерительной аппаратуре, в частности в электронных измерителях времени.Известно счетное устрой содержащее регист сдвига, бции, блок двоичного вычит б синхронизации и элементы ИНедостатки этого устройотносительная сложность и е быстродействие.Наиболее близким техническим решением к предлагаемому является счет ное устройство, содержащее матрицу памяти, с дешифратором адреса, счетчик адреса, счетчик числа, входную шину, шину установки и блок управления, информационные выходы и входы счетчика числа соединены соответственно с информационными входами н выходами матрицы памяти с дешифратором адреса, адресные входы которойсоединены с информационными выходами счетчика адреса, входная шина соединена с тактовым входом счетчика числа, первый и второй выходи блока управления соединены соответо счетным входом счетчио входом управления заппамяти с дешифраторо бретения-расширение фвозможностей.Поставленная цель достигается тем,что в счетном устройстве, содержацемматрицу памяти с дешифратором адреса, счетчик адреса, счетчикчисла, входную шину, шину установки и блок управления, информационные выходы и входы счетчика чисел соединены соответственно с информационными входами 1и выходами матрицы памяти с дешифратором адреса, адресные входы которой соединены с информационными выходами счетчика адреса, блок управления состоит нз узла анализа переносов и хранения импульсов, нз узла установки и элемента ИЛИ, выход которого соединен со входом записи матрицы памяти с дешифратором адреса, входная шина соединена с тактовыми входами узла анализа переносов и хранения импульсов и узла установки, первый, второй, . третий и четвертый выходы которого соединены соответственно совходами сброса счетчика адреса, счетчика числа, первым входом элемента ИЛИ и со входом сброса узла анализа переносов и хранения импульсов, первый,второй, третий и четвертый выходы которого соединены соответственно с тактовыми входами счетчиков адреса, числа, входом управления загрузкой счетчика числа, и вторым входом элемента ИЛИ, шина установки соединена с первым входом узла установки, второй вход которого соединен с выходом переноса счетчика адреса и с первым входом узла анализа переносов и хранения импульсов, второй вход которого соединен с выходом переноса счетчика числа.На фиг. 1 приведена функциональная схема счетного, устройства; нафиг,2 - схема выполнения узла анализапереносов и распределенияимпульсов; на фиг. 3 - схема узла установки в нулевое состояние счетного устройства; на фиг. 4 - временные диаграммы работы устройства,Устройство содержит счетчик 1 адреса, матрицу 2 памяти, с дешифратором адреса, счетчик 3 числа, узел 4 анализа переносов и распределения импульсов, узел 5 установки, выход б переноса счетчика 1 адреса, элемент 7 ИЛИ, входную шину 8,соответственно первый, второй, третий и четвертый выходы 9 - 12 узла 4 переносов и распределения импульсов, выход 13 переноса счетчика 3 числа, соответственно первый, второй, третий ичетвертый выходы 14 - 17 узла 5 установки, соответственно первый и второйвходы 18 и 19 узла 5 установки, соответственно, первый, второй входы 20 и 21 и вход 22 узла 4 анализа переносов и распределения импульсов, шину 23 установки, вход 24 записи матрицы 2 памяти.Информационные входы и выходы счетчика 3 числа соединены соответственно с информационными выходамии входами матрицы 2 памяти с дешифратором адреса, адресные входы которой соединены с информационными выходами счетчика 1 адреса, входнаяшина 8 соединена с тактовыми входами узла 4 анализа переносов и хранения импульсов и узла 5 установки,выходы 14 - 17 которого соединенысоответственно со входами сброса сче 1чика 1 адреса, счетчика 3 числа, первым входом элемента 7 ИЛИ и со входом22 сброса узла 4 анализа переносови хранения импульсов, выходы 9-12 которого соединены соответственно с15тактовыми входами счетчиков 1 адреса, числа 3, входом управления загрузкой счетчика 3 числа и вторым входомэлемента 7 ИЛИ, шина 23 установкисоединена со входом 18 узла 5 установки, вход которого 19 соединен с20 выходом б переноса счетчика 1 адреса и со входом 21 узла 4 анализа переносов и хранения импульсов, вход20 которого соединен с выходом 13переноса счетчика 3 числа, выход25 элемента 7 ИЛИ соединен со входом 24записи матрицы 2 памяти с дешифратором адреса.На фиг. 2 обозначено: Д-триггеры4=1-4=3; элементы 4=4-4=8 НЕ и элементы 4=9-4=11 И-НЕ,На фиг. 3 обозначено: элементы5=1-5=6 И-НЕ; элементы 5=7 и Д-триггер 5=8.На фиг. 4 номера диаграмм одинаКОВЫ с номерами сООтветствующих элементов, входов и выходов на фиг.1-3.Узел 4 служит для управления работой матрицы 2 памяти и счетчиков1 и 3. Счетчики 1 и 3 могут бытьдвоичными, так и иметь любой коэф 40 Фициент пересчета, что обеспечивается наличием в них соответствующихвнутренних обратных связей.Узел 5 служит для формированияимпульсов сброса для узла 4, счет 45 чиков 1 и 3 и для обнуления матрицы2 памяти.Устройство работает следующим образом.Перед. начком счета при подачещ по шине 23 импульса установки и пошине 8 тактовых импульсов узел 5 вырабатывает импульсы сброса счетчиков 1 и 3 узла 4 и последовательнообнуляет все ячейки памяти матрицы55 2 (смф фиг4) .Поступивший по входной шине 8импульс счета формирует на выходе 11отрицательный импульс, который считает число (в данном случае - 0)из матрицы 2 памяти по нулевому ад 60 ресу в счетчик 3. На выходах узла 4Формируются импульс счета (выход 9)для счетчика 1 и импульс записи (выход 12) содержимого счетчика 3 числа(в данном случае 0) в нулевую65 ячейку памяти матрицы 2.Следующий счетный импульс по шине 8 производит считывание числа из памяти матрицы 2 по первому адресу, но изменения состояния счеТчика 3 числа и записи в память матрицы 2 произведено не будет, так как триггеры 4=3 и 4=2 (см. Фиг. 2) находятся в нулевом состоянии (см. Фиг,4), Последующие импульсы на шине 8 вызывают появление импульсов на выходах 9 и 11 узла 4 до тех пор, пока ц счетчик 1 не переберет по очереди все числа иэ памяти матрицы 2. Переполнение счетчика 1 переводит триггер 4=2 в состояние единицы и следующим импульсом по шине 8 содержимое памяти матрицы 2 по нулевому адресу увеличивается на единицу. Данный циклповторяется без изменения до тех пор, пока по нулевому адресу в памяти матрицы 2 не формируется число, которое в счетчике 3 вызывает сигнал перепол- ф нения на выходе 13.Переполнение счетчика 3 числа переводит триггеры 4=3 и 4=1 (см.фиг,2) в состояние единицы, что обеспечи" вает добавление единицы в содержимое матрицы 2 памяти по следующему адресу, т.е, будет осуществлен в следующую тетраду.В счетном устройстве младшие раэ ряды кодируются параллельным кодом на выходах счетчика 1 адреса, старшие разряды кодируются последователь.- ным кодом, получаемым на выходах счетчика 3. 35При необходимости, индикация состояния счетного устройства в младших разрядах осуществляется стати О стическим индикатором, в старших разрядах - динамическим индикатором, в данном случае роль распределителя импульсов играет счетчик адреса с дешифратором адреса, информацию на индикатор необходимо снимать со счет чика числа. формула изобретения Счетное устройство, содержащеематрицу памяти с дешифратором адреса, счетчик адреса, счетчик числавходную шину, шину установки и блокуправления, информационные выходы ивходы счетчика числа соединены соответственно с информационными входами и выходами матрицы памяти с дешифратором адреса, о т л и ч а ю щ е ес я тем, что, с целью расширенияфункциональных воэможностей, блокуправления состоит из узла анализапереносов и хранения импульсов иэузла установки и элемента ИЛИ, выходкоторого соединен со входом записиматрицы памяти с дешифратором адреса, входная шина соединена с тактовыми входами узла анализа переносови хранения импульсов и узла установки, первый, второй, третий и четвертый выходы которого соединены соответственно со входами сброса счетчика адреса, счетчика числа, первымвходом элемента ИЛИ и со входом сброса узла анализа переносов ихранения импульсов, первый, второй, третий и четвертый выходы которого соединены соответственно с тактовымивходами счетчиков адреса, числа,входом управления загрузкой счетчикачисла, и вторым входом элемента ИЛИ,шина установки соединена с первымвходом узла установки, второй входкоторого соединен с выходом переносасчетчика адреса и с первым входомузла анализа переносов и храненияимпульсов, второй вход которого соединен с выходом переноса счетчикачисла,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРпо заявке В 2610335/18-21,кл, Н 3 К 27/00, 24.04.78.2, Техническое описание накопителя спектров Сигмаф П 53031.002Сх.Б 1968 (прототип).23 1 Ч 17 1 Х 16 Составитель, РановТехред Н. Ковалева Корректор М. Демчик Тираж 988 Подписное ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий 113035, Москва, З"35, Раушская наб., д. 4/5