Фазовый различитель

ЕМттаи-, и- " - щщ ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспубликно делам нзебретеннй н вткрытнй(71);Заявительоп та иск ий инженерно-строительный институт 54) ФЛЗОЗЫЙ РАЗХИЧИТЕЛЬ 2 Изобретение относится к фазоизмерительной технике и может быгь использо. вано при создании фазомегров с расширенным угловым диапазоном и систем фазовой автоподстройки частоты с больпой. полосой схватывания.Известен фазовый различитель, содержащий фазовые детекторы 11. Недостатком его является ограниченный диапазон однозначности амплитудно фазовой характеристики. Известен также фазовый различитель, содержащий последовательно соединенные схему дифференцирования, логический эле 15 мент с инвертором и коммутатор, а также запоминающее устройство с умножитепем на два первый вход которого одновременно подключен ко входам схемы дифференцирования, сумматора и к выходу фазового детектора, второй вход подключен клогическому элементу с инвертором, а выход через второй вход коммутатора - ко входу сумматора, выход которого через схему сравнения соединен с третьим входом запоминающего, стройства с умно- жителем на "два" о 1.Однако известный фазовый различитель не позволяет значительно увеличить полосу схватывания из-за того, что амплитудно-фазовая характеристикаформируется из разнополярных участков амплитудно-фазовой характеристики входящегов него фазового детектора, А это приводит к гому, что прирост постояннойсоставляющей напряжения на .выходе фазового различителя замедлен из-за того,что, например, положительная полуволнанапряжения на выходе фазового различителя формируется как из положительных,так и из отрицательных полуволн напряжения фазового детектора, первая из них(например, положительная полуволна) увеличивает постоянную .составляющую, авторая (отрицательная), наоборот, уменьшает постоянную составляющую,Ддя эффективного прироста постоянной составляющей напряжения фазового3различителя необходимо, чтобы положительная полуволна напряжения на еговыходе была сформирована только из положительных полуволн напряжения фазового детектора, а отрицательная полуволна напряжения - только из отрицательныхполуволн фазового детектора.Цель изобретения - увеличение полосысхватывания при использовании в системах автоподстройки частоты,Укаэанная цель достигается за счеттого, что в фазовый различитель, содержащий фазовый детектор, который черезблок дифференцирования соецинен с логическим элементом с инвертором, первыйвыход которого соединен с коммутатором,а второй выход - с первым входом запо-минающего элемента, выходы которогосоецинены с коммутатором второй входзапоминающего элемента через сумматори блой сравнения соединен со своим третьим входом, введены дополнительныеблок дифференцирования, коммутатор ифазовый детектор, вход которого соецинен со входом основного фазового детектора, а выход через дополнительный блокдифференцирования соединен со входомлогического элемента с инвертором, выход которого соединен с одним входомдополнительного,коммутатора, другиевходы которого соединены с выходамифазовых детекторов, а выход соециненсо вторым входом запоминающего элемента.На фиг, 1 представлена функциональная схема фазового разпичителя; на фиг. 2 графики, поясняющие его работу.Фазовый различитель состоит иэ фазовых детекторов 1 и 2, двух блоков 3и 4 дифференцирования, запоминающего элемента 5, сумматора 6, логическогоэлемента 7 с инвертором, двухкоммутаторов 8 и 9 и блока 10 сравнения..Фазовые детекторы 1 и 2, должныиметь однозначные в интервале +Х, амплитудно-фазовые характеристики, сдвинутые на Ю и, в частном случае, линейные.Пусть при включении устройства раз. ность фаз на входе первого фазового детектора положительнаО Чи возрастает (фиг. 2 а).При превышении выходным напряжением фазового детектора 1 заданногоуровня логический элемент 7 подключаетзапоминающий элемент 5 на выход второго коммутатора 9, ко входам которогоподключены выходы Фазовых детей,.р 7 М 62041 и 2. Логический элемент 7 при отсутствии управпяюших импульсов с выходовблоков дифференцирования 3 и 4, т,е.цо начала работы, всегда подключает ксумматору 6 и запоминающему элементу5 выход фазового детектора 1. ПриЧ =происходит скачок выходногонапряжения фазового детектора 1 в область отрицательных значений, на выхо-.1 О де блока 3 появляется импульс отрицательной полярности, Этот импульс с помощью логического элемента 7 подключаетчерез коммутатор 9 к первому входу сумматора 6 выход фазового детектора 2, а15 ко второму входу сумматора 6 через коммутатор 8 выход запоминающего элемента 5, напряжение которого равно максимальному значению напряжения приЧ = Я на выходе фазового детектора 12 о на фиг. 2 в это пунктирная линия,на интервале й: Ч2 Ж),При дальнейшем увеличении разностифаз до Ч: 210 выходное напряжениеразличителя фазы на выходе сумматора 62 изменяется от максимального значениянапряжения на выходе фазового детектора 1 до удвоенного его значения.При М = 2 Г происходит скачок выходного напряжения фазового детектора30 2, на выходе блока 4 появляется импульс отрицательной полярности, которыйс помощью логического элемента 7 подключает через коммутатор 9 к первомувходу сумматора 6 выход фазового детектора 1, а ко второму входу сумматора 6 через коммутатор 8 выход запоминающего элемента 5, напряжение которого равно удвоенному максимальному значению напряжения первого фазового детек 4 р тора при 9 = , Этот же импульсподключает к выходу блока 3 инвертор,который находится в логическом элементе 7, подготавливая тем самым переключение полярности напряжения с выходаэлемента 5 на выход сумматора 6 черезкоммутатор 8.Второй отрицательный импульс с блока 3, который формируется при разностифаэ 9 = 31, переключает полярностьнапряжения запоминающего элемента 5,которое подается на, сумматор 6 черезкоммутатор 8 (фиг. 2 в),Второй отрицательный импульс с блока 4 при Ч =4 йь, фиг. 2 б) с помощьюИлогического элемента 7 подключает черезкоммутатор 9 к первому входу сумматора 6 выход фазового детектора 2, а ковторому входу сумматора 6 через коммутатор 8 выход запоминающего элемента 5,тЫвания. в системах фазовой автоподстройки частоты,Фазовый различитель, содержащий фа- зовый детектор, который через блок дифференцирования соединен с логическим элементом с инвертором, первый выход ,которого соединен с коммутатором, а вторьй выход - с первым входом запоминающего элемента, выходы котооого соединены с коммутатором, второй вход за-. поминающего элемента через сумматор и блок сравнения соединен со своим третьимвходом, отличающийся тем, что, с целью увеличения полосысхватывания при использовании его в системах автоподстройки частоты, в неговведены дополнительные блок дифференцирования, коммутатор и фазовый детектор,вход которого соединен со входом основного фазового детектора, а выход черездополнительный блок дифференцированиясоединен со входом логического элемента с инвертором, выход которого соединен с одним входом. дополнительного коммутатора, другие входы которого соединены с выходами фазовых детекторов, авыход соединен со вторым входом запоминающего элемента. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМо 391495, кл, 5 01 Р 25/04,27.09,7 1,2. Авторское свидетельство СССРИо 531096, кл. 6 01 Р 25/00,18,02.75 (прототип). 5 708620 6При Ч = 5 Гс третий отрицательный импульс сблока 3 с помощью логическогоэлемента 7 подключает через коммутатор9 к первому входу. сумматора 6 выходазовогодетектора 1, а отвтороговхо-Формула из обретен ияиа сумматора 6 отключает запоминающийэлемент 5,Когда выходное напряжение сумматора6 будет равно заданному значению вблизи нуля (фиг. 2 в),блок 10 сравнения щразряжает запоминающий элемент 5.Если же при включении фазового раз-личителя разность фаз положительна, нолежит в пределах Ж У(2 Ж и увеличивается, то первый отрицательный импульспоявится на вькоде блока 4, Но логический элемент 7 выполнен таким образом,что никаких переключений в схеме не произойдет, а весь цикл начнется только приразности фаз на входе фазового детектора 1, когда напряжение на его выходескачком изменит положительное напряже-ние на отрицательное,Если при включении устройства разность фаз отрицательна и возрастает поабсолютному значению, то на выходахблоков .дифференцирования будут импульсы положительной полярности, и все процессы будут следовать в обратном порядке. :оИспользование второго фазового детектора, второго блока дифференцированияи второго коммутатора позволяет сформировать положительную полуволну сигналафазового различителя в пределах разности35фаз 3 Ж только из положительных,полуволннапряжения фазовых детекторов, а отрицательную полуволну - из отрицательныхполуволн напряжения фазовых детекторов,Предлагаемый фазовый различитель позволяет значительно увеличить полосу схва798 МО Ц 0 иф. аэ 10018/55 Тираж743ВНИИПИ Государственного комитета Спо делам изобретений и открытий13035, Москва, Ж, Раушская наб.,ПодписноеСР иал ППП "Патент, г. Ужгород, ул. Проекты Состав актор В, Данко Техред