Аналого-цифровой преобразователь

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(5 )М. Кл. Н 03 К 13/17 3 ЬеуаестееииИ кенитет СССР ве делен изебретеиий и етеритнй(72) Авторы изобретениягГорьковский политехнический институт им, АКайтоваУ А(54) АНАЛОГОЙ ПРЕОБРАЗОВАТ Изобретение относится к импульсной технике.Известен аналоге-цифровой преобрюователь, содержащМ последовательно со единенные операционный усилитель, блок сравнения, выполненный на транзисторах, генератор переменной частоты, однодекадный счетчик, выполненный йа тригге рах, цепочечный делитель, блок задержки, состоящий нз двух параллельных цепей, каждая из которых содержит конденсатор10 и два переключаемых лолевых транзистора, выход схемы задержки соединен с неинвертирующим входом операционного усилителя, входы операционного усилителя подключены к входным шинам, на ко торые подается аналоговый сигнал положительной и отрицательной полярности, однодекадный счетчик на триггерах июпользуется в цепи рециркуляции для пре 30 образования аналогового сигнала в десятичный код 1.Недостатком известного устройства является низкое быстродействие. Известен аналого-цифровой преобразователь, содержащий синхронизатор, ход которого соединен с управляющим: входом первого переключателя, первый информационный вход которого поацпочен к входной шине, а второй информационный вход и выход первого переклю чателя соединены с целью рециркупяции, содержащий блок сравнения и линию эа держки, %ход делителя мощности соединен с выходом переключателя, первый выход делителя мощности подключен к первому входу дополнительного блока сравнения, выход дополнительного одноразрядного блока сравнения соединен с регистрирующим блоком и входом атте-, н 1 оатора, выход аттенюатора и второй, выход делителя мощности подключены к входам основного блуа сравнения, выход основного блока сравнения соединен с входом канала модулятора с жестким ограничителем, содержащим модулятор, линию задержки, ограничитель и демодулятор, выход канала Модулятора под3 93065ключен к входу усилителя, выход усили теля соединен с входом переключателя,источник постоянного опорного напряжения подключен к второму входу дополнительного блока сравнения Г 2 1Недостатками данного. устройства яляются низкие стабильность и быстродействие,Цель изобретения - повышение стабильности работы, быстродействия и надежности,Указанная цель достигается тем, чтоаналого-цифровой преобразователь, содержащий формирователь опорных сигналов,регистрирующий блок, синхронизатор,первый выход которого соединен с первым входом переключателя, выход которого соединен с первым входом блока сравнения, а второй вход с выходом блоказадержки, введены два дополнительныхблока задержки. формирователь импульсов постоянной амплитуды, дополнительный переключатель, выход которого соединен с входом блока задержки, причем второй вход блока сравнения соединен с выходом формирователя опорныхсигналов, первый вход которого соединенс первым входом переключателя и первым входом регистрирующего блока, второй вход - с вторым выходом синхронизатора и третьим входом переключателя, при этом выход блока сравнениясоединен с первым входом формирователя импульсов постоянной амплитуды ичерез первый дополнительный блок за 3держки соединен с первым входомдополнительного переключателя, второйвход которого через второй дополнительный блок задержки соединен с выходомблока задержки, а третий и четвертый40входы - с первым и вторым выходамиформирователя импульсов постоянной амплитуды, третий выход которого соединенс вторым входом регистрирующего блока.На фиг. 1 приведена структурная45электрическая схема устройства, нафиг. 2 - временные диаграммы его работы.Устройство содержит его переключатель 1, управляющий вход которого соединен с синхронизатором, 2, первый ин 50формационный вход переключателя 1 подключен к входной шине 3, а второй информационный вход и выход соединеныс рециркулятором 4, который содержитблок 5 сравнения, первый вход которогосоединен с выходом переключателя 1;а выход - через блок 6 задержки с первым информационным входом переключа 4 4теля 7, выход блока 5 через формирователь 8 импульсов постоянной амплитуды подключен к регистрирующему блоку 9 и управляющему входу переключателя 7, второй информационный вход и выход пе.- реключателя 7 соединены соответственно через блоки 10 и 11 задержки с вторым информационным входом переключателя 1, формирователь 12 опорных сигналов содержит эмиттерный повторитель 1 3, охваченный петлей задержанной обратной связи с блоком 14 задержки и переключатель 15, управляющий вход которого подключен к синхронизатору 2, выход формирователя 12 соединен с вторым входом блока 5, блоки 6, 10 и 11 могут иметь полосковое исполнение, переключатель 1 состоит из аналоговых ключей 16 и 17, выходы которых подключены к выходу переключателя 1, переключатель 7 состоит из аналогично соединенных аналоговых ключей 18 и 19, аналоговые ключи 16 - 19 и переключатель 15 выполнены на диодах Шоттки и отпираются положительным потенциалом, пос;- тупакецим на соответствующие управляющие входы переключателей 17 и 15, формирователь 8 состоит из последовательно соединенных кипп-реле 20, которые запускаются импульсами отрицательной полярности, и инвертора 21регистрирующий блок 9 состоит из блока 22 задержки с отводами, соединенными с буферным запоминающим устройством 23, выполненным в виде набора триггеров.Аналого-цифровой преобразователь работает следующим образом.Сигнал Х (фиг. 2, ), подвергаемый преобразованию поступает на входную шину 3, Синхронизатор 2 вырабатывает две последовательности импульсов длительностью Г с периодом такта Т (фиг, 2, б) и с кратным ему периодом преобразования Т=Т(п +1) (фиг. 2 Ь), где и - разрядность устройства, Импульс второй последовательности юступает на управляющий вход аналогового ключа 16 переключателя 1 и осуществляет стробирование входного аналогового сигнала (фиг. 2 ,). Одновременно этим же им пульсом осуществляется запуск источника, который с периодом Т, равным времени задержки блока 14, вырабатывает импульсы отрицательной полярности с амплитудой, убывающей по логарифмическому закону с основанием "2" (фиг. 2, д)Входной сигнал х циркулирует по цепи: первый информационный вход переключателя 1, блок 5, блок 6,переключатель 7, блок 10, второй информационный вход переключателя 1. Задержавшись в этой цепи на время Т,+ТрТ6 1 б ф где Тб и Т 0- время задержки блоков задержки 6 и 10, информационный сиг нал. х одновременно с опорным сигналом высшего разряда Опоступает в блок 5. В блоке 5 сравнения происходит вычитание амплитуды опорного напряжения О из амплитуды аналогового сигнала Х, 0Одновременность поступления сравнИ- ваемых сигналов на входы блока 5 обеопечивается подачей синхроимпульсов с периодом Т с синхронизатора 2 на анало, говый ключ 17 переключателя 1 и на 15 переключатель 15, В зависимости от полярности разностного сигнала Ь О=Х - О., дальнейшая работа преобразователя происходит по разному.1. 5 0 О, Это означает, что в 20 высшем разряде устройства запишется "1 " и соответствующая информация че реэ формирователь 8 поступает на регистрирующий блок 9. В этом момент, т. е, через время Т после подачи вход ного сигнала, заканчивается первый такт преобразования, Разностный сигнал (фиг. 2, 8 ), пройдя блок задержки, поступает на первый информационный вход переключателя 7 и на формирователь 8, Э 0 при этом на выходе кипп-реле 20 потенциал будет равным нулю (фиг. 2, Ь ), вследствие чего остается закрытым аналоговый ключ 19 переключателя 7, а на выходе инвертора 21 потенциал оста 35 ется положительным (фиг. 2, Ф) и аналоговый ключ 18 будет открыт. Этот же положительный потенциал поступает на регистрирующий блок 9. Разностный сигнал, пройдя блок 6 (фиг. 2, И ), пере ключатель 7 (фиг. 2,п), блок 10 и переключатель 1 через время Т +Т+Т =2 Т6 10 после начала преобразования поступаетна первый вход блока 5 (фиг. 2, Ъ). В это же время на второй вход блока 545 от формирователя 12 поступит опорный сщнал второго разряда с амплитудой Ц= ОЙ (фиг. 2, д). При этом ча выходе блока 5 получается сигнал остатка второго разряда (фиг. 2, е), Так заканчиваетЧя второй такт преобразования,562. Ь 0(0, Это означает, что в высшем разряде преобразователя эаписываеъся 0 и соответствующая информация через формирователь 8 поступает на ре гистрируюший блок 9. Отрицательный55 разностный сигнал с выхода блока 5 (фиг. 2,) поступает на формирователь 8, При этом кипп-реле 20 вырабатывает положительный импульс длительностью более Т/2 (фиг. 2, 3 ), который отпирает аналоговый ключ 19 переключателя 7 и одновременно, пройдя через инвертор 21 (фиг. 2,:к ), запирает аналоговый ключ 18. На второй информационный вход переключателя 7 поступает сигнал х (фиг. 2, К ) циркулировавший дЬ этого момента по цепи: выход переключателя 7, блок 10, блок 11, второй информацион- . ный вход переключателя 7. Пройдя пере ключатель 7 (фиг. 2, л ), блок 10, пере ключатель 1 (фиг. 2, ъ), информационный сигнал х поступает на первый вход блока 5 через время Т 6+Т +Т +Т 0 2 Т пос0 И Юле начала преобразованйя, где Т - вре-.1 мя задержки блока 11, В это же время на второй вход блока 5 от формирователя 12 поступает опорный сигнал второго разряда с амплитудой 0(фиг, 2, Э). При этом на выходе блока 5 появляется сигнал остатка второго разряда(фиг. 2,е ).Далее на третьем такте происходит повторение одной иэ описанных выше про цедур, в зависимости от полярности ра-ь. ностного сигнала.Основным преимуществом предлагаемого устройства по сравнению с известным является увеличение быстродействия за счет уменьшения в цепи рециркуляции активных элементов. Быстродействие увеличивается также благодаря тому, что активные элементы блока сравнений рабо тают в линейном режиме.формула изобретенияЭАналого цифровой преобразователь, содержащий формирователь опорных сигналов, регистрирующий блок, синхронизатор, первый выход которого соединен с первым входом переключателя, выход которого соединен с первым входом блока сравнения, а второй вход соединен с выходом блока задержки, о т л и ч а юш и й с я тем, что, с,целью повышения стабильности работы, быстродействия и надежности, введены два дополнительных блока задержки, формирователь им пульсов постоянной амшгитуды и дополнительный переключатель, выход которого соединен с входом блока задержки, првчем второй вход блока сравнения соединен с выходом формирователя опорных сигналов, первый вход которого соеди нен с первым входом переключателя,7 930654 8 первым входом регистрирующего блока, вертый входы - с первым и вторым выа второй вход соединен с вторым выхо- ходами формирователя Импульсов постояндом синхронизатора, третьим входом ной амплитуды, третий выход которого переключателя, при этом выход блока соединен с вторым входом регистрирую сравнения соединен с первым входом фор- з щего блока.мирователя импульсов постоянной амплитуды й через первый дополнительный Источ ники информации, блок задержки соединен с первым вхо- принятые во внимание при экспертизе дом дополнительного переключателя, вто, ПатЪнт США3703002, рой вход которого через второй допол кл. 340-347 л Э, 1972. нительный блок задержки соединен с вы. Патент США3878533, ходом блока задержки, а третий и чеъ- Мл, 340-347, АЭ 1975 (прототип),930654 ПодписноеСССР 527/82 Тираж 954 ВНИИ ПИ Государственного комите по делам изобретений и открыт 113035, Москва, Ж, Раушска