Устройство коммутации широкополосных сигналов

%1 ". ч ь РЕТ ровные теле 49.ЦИИ ШИРОехнике связй.ие быстродейатрицу 1 точек ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) УСТРОЙСТВО КОММУТАКОПОЛОСН ЫХ СИГНАЛОВ,2коммутации, узлы 2 коммутации точек коммутации, каждый из которых содержит схему 3 управления и элемент 4 коммутации.Элемент 4 содержит переключающий транзистор, дополнительный транзистор, считывающий транзистор, транзистор предварительного заряда, источник питания. В зависимости от сигналов, поступающих от декодеров 10 и 11, активизируется соответ ствующая схема 3 управления и элемент 4становится проводящим. Совпадение строчного управляющего сигнала "1" и столбцового управляющего сигнала "0" вызывает возврат схемы 3 управления в исходное состояние и соответствующий элемент 4 запирается. 4 з.п. ф-лы, 5 ил.5 10 15 20 25 30 35 40 45 50 55 Изобретение относится к технике связи, в частности к устройствам коммутации,и может быть использовано в системах передачи и обмена информацией для широкополосных узлов связи.Цель изобретения - повышение быстродействия.На фиг. 1 представлена структурнаяэлектрическая схема устройства коммутации широкополосных сигналов; на фиг. 2 -4 - структурные электрические схемы элемента коммутации по пп. 1, 3 и 2 соответственно; на фиг. 5 - .временные диаграммыработы устройства.Устройство коммутации широкополосных сигналов содержит матрицу 1 точеккоммутации, узлы 2 коммутации точек коммутации, каждый из которых содержит схему 3 управления и элемент 4 коммутации.Элемент 4 коммутации содержит переключающий транзистор 5 и дополнительный транзистор 6,Устройство содержит также считывающий транзистор 7, транзистор 8 предварительного заряда, источник 9 питания,первый 10 и второй 11 управляющие декодеры, первый 12 и второй 13 входные регистры.Устройство работает следующим образом,Оба управляющих декодера 10 и 11 отвходных регистров 12 и 13 могут быть соответственно нагружены общим для ряда матрицы 1 (строки или столбцы) точеккоммутации адресом точек коммутациистрок или столбцов, по которому они передают соответственно в управляющую линию, соответствующую определенномуадресу рядов точек коммутации, управляющий сигнал "1".Совпадение строчного управляющегосигнала "1" и столбцового управляющегосигнала "1" в точке пересечения соответствующей строки матрицы 1 с соответствующим столбцом матрицы 1 при установлениисоответствующего соединения вызывает активизацию находящейся там фиксирующейсхемы 3 управления, напримерНЦ 1, следствием чего является то, что управляемыйэтой схемой 3 управленияНЦэлемент 4коммутации, в примере элемент 4КЦстановится проводящим.Чтобы рассмотренный в примере элемент 4КЦпри ликвидации соответствующего соединения вновь оказался Запертым,управляющий декодер 10 вновь нагружается поступающим от входного регистра 12соответствующим адресом строки, так чтострочный декодер 10 вновь подает по своейуправляющей линии строчный управляющий сигнал ."1", и одновременно столбцовый декодер 11 нагружается от своего входного регистра 13, например холостым адресом или адресом столбца невключенных узлов 2 коммутации, так что он по своей выходной линии подает столбцовый управляющий сигнал "0", Совпадение строчного управляющего сигнала "1" истолбцовогоуправляющего сигнала "0" вызывает возврат схемы 3 управленияНЦв исходное состояние, вследствие чего управляемый этой схемой 3 управления элемент 41 КЦ запирается.Во время предварительной фазы(фиг. 5, в) выходные линии матрицы 1 (строчные линии) через соответствующий транзистор 8 предварительного заряда по меньшей мере приблизительно нагружены рабочим потенциалом Ооо, для чего транзисторы 8 предварительного заряда, являющиеся, например, канальными транзисторами р-типа, с помощью тактового сигнала Т "0" (фиг, 5, г) становятся проводящими. Одновременно управление считывающими транзисторами 7, являющимися канальными транзисторами п-типа, осуществляется тем же тактовым сигналом Т "0" во встречном направлении, т.е. транзисторы запираются, так что загрузка выходных линий матрицы 1 (строчных линий) может происходить независимо от управления соответствующего переключающего транзистора 5 отдельных элементов 4КЦ . На соответствующих входных линиях матрицы 1 (столбцовых линиях) может при определенных условиях устанавливаться уже соответствующий последовательно соединенной двоичной единице информации потенциал, или сохраняться (фиг. 5, б).В следующей за этим основной фазе (фиг. 5, г) в примере с помощью тактового сигнала Т "1" (фиг. 5, г) транзисторы 8 предварительного заряда (фиг. 2-4) запираются и одновременно считывающие транзисторы 7 отпираются, Если теперь в элементе 4КЦ его переключающий транзистор 5 (фиг. 2-4), являющийся в примере канальным транзистором п-типа, по причине приложенного к управляющему входу (в примере "1") переключающего сигнала (фиг. 5-, а) становится проводящим и тем самым точка коммутации находится в состоянии коммутации, то теперь в зависимости от преобладающего.на соответствующей входной линии матрицы 1 (столбцовой линии) соответствующего коммутируемому биту состояний сигнала связанная с этой входной линией матрицы 1 через соответствующий элемент 4 КЦ выходная линия матрицы 1 (строчная линия) разгружается или на нейсохраняется принятый в предварительной фазе потенциал Ооо.Если на соответствующей входной линии матрицы 1 (столбцовой линии) преобладает сигнал "0" (фиг. 5, б, пунктирная линия) и в Соответствии с этим и-канальный транзистор 8 предварительного заряда(фиг. 2-4) соответствующего элемента 4КЦзаперт, то соответствующая. выходная линия матрицы 1 (строчная. линия) через этот элемент 4 КЦне разгружается, а сохраняется состояние потенциала Ооо при условии, что ни одна подходящая к этой выходной линии матрица 1 (строчной линии) точка коммута 10 15 ции не находится в состоянии переключения, И наоборот, если на входной линии матрицы 1 (столбцовой линии) преобладает сигнал "1" (фиг. 5, б, сплошная линия) и в соответствии с этим дополнительный транзистор 6 (фиг, 2-4) рассмотренного элемен 20 та 4 КЦ , так же, как и переключающий транзистор 5 и соответствующий считывающий транзистор 7, являются проводящими,то выходная линия матрицы 1 (строчная линия) разгружается через этот элемент 4 КЦи приводится к потенциалу Озз. Таким образом, через деблокированную от своего управляющего входа точку коммутации соответствующий входной сиг 30 нал последовательно переключается соот-. ветственно инвертированным.В вышеизложенных примерах(фиг. 2-4) исполнения транзисторы 8 предварительного заряда являются канальными транзисторами р-типа, причем эти канальные транзисторы 8 р-типа и являющиеся канальными транзисторами и-типа считывающие транзисторы 7 управляются встречно одним и тем же сигналом Т, что обусловлено разреализовать транзисторы 8 предварительного заряда с помощью канальных транзисторов и-типа таким образом, что, если переключающие транзисторы 5, дополнительные транзисторы б и считывающие транзисторы 7 являются канальными транзисторами п-типа, используются только транзисторы одного и того же канального типа, чтобы затем управляющие электроды 50 транзисторов 8 предварительного заряда и считывающих транзисторов 7 вновь нагружать соответственно встречно управляюличными типами каналов. Возможно также 40 щим коммутационным полем тактом. К считывающим транзисторам 7, как в вышеизложенных примерах исполнения (фиг. 2-4), вновь непосредственно подается управляющий коммутационным полем тактовый сигнал Т, а к п-канальным транзисторам 8, наоборот, подается инвертированный управляющий коммутационным полем тактовый сигнал.Формула изобретения 1. Устройство коммутации широкополосных сигналов, содержащее матрицу точек коммутации, узлы коммутации точек коммутации, каждый иэ которых содержит схему управления и элемент коммутации, содержащий переключающий транзистор, первый электрод которого соединен с соответствующей горизонталью матрицы точек коммутации, а управляющий электрод соединен со схемой управления, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в элементы коммутации введен дополнительный транзистор, первый электрод которого соединен с вторым электродом переключающего транзистора, а управляющий электрод соединен с вертикалью матрицы точек коммутации, а второй электрод через считывающий транзистор соединен с первым полюсом источника питания, при этом управляющий электрод считывающего транзистора соединен с тактовым входом и управляющим электродом транзистора предварительного заряда, первый электрод которого соединен с вторым полюсом источника питания, а второй электрод соединен с горизонталью матрицы точек коммутации,2. Устройство по и. 1, о т л и ч а ю щ е ес я тем, что вторые электроды дополнительных транзисторов соответствующих элементов коммутации обьединены дополнительной горизонталью.З,Устройствопоп.1,отлича ющеес я тем, что вторые электроды дополнительных транзисторов соответствующих элементов коммутации обьединены дополнительной вертикалью,, 4, Устройство по и, 1; о т л и ча ю щ е ес я тем, что все транзисторы являются транзисторами п-типа.5. Устройство поп. 1, о тл и ча ю ще ес я тем, что транзистор предварительного заряда является транзистором р-типа.1738105 Редактор Э.Слига аказ 1910 ВНИИП Тираж ПодписноеГосударственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 415 роизводственно-издательский комбинат "Патент", г. Ужгор агарина, 10 2 "ОО О Составитель В.ГрачевТехред М.Моргентал Корректор Н.Ревская