Устройство для функционального контроля больших интегральных микросхем

Изобретение относится.к контрольно-испытательной технике и можетбыть использовано для функционального контроля больших интегральныхсхем (БИС), имеющих выходы с третьим состоянием.Цель изобретения - расширениеФункциональных возможностей за счетвозможности контроля третьего состояния,На фиг,1 изображена функциональная схема устройства; на фиг.2 -временные диаграммы,Устройство (фиг.1) содержит блок1 аналоговых компараторов, операционные усилители 2 и 3, 0-триггеры4 и 5 памяти, выходной Э-триггерб, 0-триггеры 7 и 8, блок 9 задержки, первый. блок 10 коммутации, всостав которого входят логическиеэлементы И-НЕ 11, И-НЕ 1 2, ИЛИ-НЕ13, клемму 14 для подключения объекта контроля, входные. клеммы 15-1 7,выходную клемму 18, клеммы 19 и 20для подключения источников опорныхнапряжений,резисторы 21 и 22, блок23 равнозначности. входную клемму24, 0-триггер 25, второй блок 2 бкоммутации, в состав которого входят элементы И-НЕ 27 и 28, ИЛИ-НЕ 29.,Источники опорных напряжений П,и Пцслужат для задания уровнейопорных напряжений логических "1"и "О" соответственно. Входная клемма 15 служит для подключения сигнала Строб-импульси.Входная клемма 16 служит дляподключения источника эталонной информации. Входная клемма 17 служитдля подключения источника управляющих сигналов записи-считывания инФормации, входная клемма 24 - дляподключения источника управляющихсигналов признака третьего состояния на выходе объекта контроля, выходная клемма 18 - для подключениясредств обработки информации, ложного результата контроля,Устройстве работает следующим образом.В режиме Функционального контроля на входную клемму 14 устройства (входы усилителей 2 и 3 блока аналоговых компараторов) поступают сигналы с выхода БИС с заданной часто той контроля (фиг,2 а). В блоке 1 аналоговых компараторрв происходитс равнение уровней этих сигналов с .уровнями "1" и 0, задаваемых источ-.никами опорных 19 и 20 напряжений.На входную клемму 1 б и, следовательно, второй вход триггера 7 поступает эталонный сигнал (Фиг,2 б). На входную клемму 17 и, следовательно, навторой вход триггера 8 поступает 10 сигнал управления работой выходноготриггера Ь (фиг.2 в). На входную клемму 24 и, следовательно, на второйвход триггера 25 поступает сигналуправления контролем третьего состоя ния (фиг,2 г). По достижении контролируемым сигналом уровня "0" (Фиг,2 а,момент времени С,), срабатывает усилитель 3 блока 1 аналоговых компараторов и на его выходе формируется сиг нал (фиг,2 д), Аналогично в момент вревремени Тсрабатывает. усилитель 2(фиг,2 е) с приходом стробирующегоимпульса на входную клемму 15 и вторые входы триггеров 4,5,7,8 и 25 2530354045 50 55(фиг,2 ж, момент времени ) в нихзаписывается информация, установленная на первых входах этих триггеров.При этом на выходе триггера 4 устанавливается сигнал, показанный на фиг,2 з, на выходе триггера 5 - сиг-, нал, показанный на фиг.2 и, на прямом и инверсном выходах триггера 7сигналы, показанные на Фиг.2 к,л, на выходе триггера 8 - сигнал, показанный на фиг,2 м, на прямом и инверсном выходах триггера 25 - сигналы, показанные на фиг,2 н,о соответственно, на выходе блока 23 равнозначности установится сигнал, определяемый сигналами с выхода триггеров 4 и 5, показан на фиг.2 п.Выходные сигналы, поступающие с прямого и инверсного выходов триггера 7 на входы блока 10 коммутации,разрешают прохождение сигналов свыхода триггеров 4 и 5 памяти. Выходной сигнал блока 1 О коммутациипоказан на фиг,2 р,Выходные сигналы, поступающие с.прямого и инверсного выходов триггера 25 на входы второго блока 26 коммутации, разрешают прохождение сигналов с блока 10 коммутации и блока23 равнозначности.Выходная инФормация с второгоблока 2 б коммутации (Фиг,2 с), задержанная в блоке 9 стробирующим импульсом (фиг.2 т, момент времени),5 158388переписывается в триггер 6 при сигнале разрешения с выхода триггера8 ("1" - сигнал разрешения, "О"сигнал запрета). Если контролируемая.импульсная последовательность сигналов соответствует по своим уровнямзаданным значениям "О" и "1", то навыходе триггера 6 сигнал брака отсутствует. Если уровень контролируемого сигнала не соответствует заданнымзначениям, то на выходе триггера 6формируется сигнал "БРак" (Йиг.2 у),Момент времени С соответствуетбраку при Функциональном контроле.Контроль третьего состояния наклемме 14 для подключения объектаконтроля происходит следующим образом: высокоомный делитель напряжения на резисторах 21 и 22 подключенк источникам опорных напряжений Ои Оо, а средняя точка делителя подключена к клемме 14, следовательно,уровень сигнала на клемме 14 привысоком импедансе на выходе объекта 25контроля, будет определяться уровнямиопорных напряжений 11Б,о, и величинами резисторов 21 и 22,Величины резисторов 21 (К ,) и22 (К ,) выбираются так, чтобы в рабочем низкоимпедансйом состоянии выхода объекта контроля они не вносили дополнительной нагрузки и в то жевремя были много меньше входногосопротивления усилителей 2 и 3. Приэтом условии уровень сигналана клем 35ме 14 в нерабочем высокоимпедансномсостоянии на выходе объекта контроля можно определить по формуле 7- 6ме 15 записываются в триггеры 4 и 5, памяти, на выходах которых устанавливаются равнозначные сигналы, при этом на выходе блока 23 равнозначности формируется уровень логического "О", что является признаком "Годен" и свидетельствует о третьем состоянии на выходе объекта контроля,Если в ожидаемый момент времени выход объекта контроля не переходит в третье состояние, а продолжает оставаться в одном из логических состо-. яний, то в зависимости от уровня логилоюического сигнала на клемме 14 один из усилителей 2 и 3 устанавливаетсв единичное состояние, а другой - в нулевое состояние. Сигналы с выходв усилителей 2 и 3 записываются по сигналу синхронизации в триггеры 4 и 5 памяти, на выходах которых та.же устанавливаются противофазные сигналы, при этом блок 23 равнозначности формирует на своем выходе уровень логической "1", что является признаком "Брак при контроле третьего состояния на выходе объекта контроля. Учитывая, что второй блок 26 коммутации в это время разрешает прохождение сигнала с выхода блока 23 рав - нозначности, по сигналу синхронизации с задержкой времени, необходимой на обработку сигналов контроля внутри устройства, сигнал признака "Брак" записывается в выходной триггер 6, на временной диаграмме (Фиг,25 этот момент соответствует моменту времени40 45 50 11 оп- Цоо11 11 фвф"оигн Е,+ Е т.е. уровень сигнала будет меньше уровня Ц .и больше уровня 11 оВ этом случае на выходах усилите" лей 2 и 3 установятся уровни логической "1". Чтобы отличить момент времени, когда выход объекта контроля находится в третьем состоянии, от момента Формирования на его выходе логических уровней, в триггер 25 записывается сигнал разрешения конт-, роля третьего состояния, т.е. Разрешения прохождения сигнала от выхода блока 23 равнозначности через второй блок 26 коммутации на первый вход выходного триггера 6.Сигналы с выходов усилителей 2 и 3 по сигналу синхронизации на клемФормула изобретения 1, Устройство для Функционального контроля больших интегральных микросхем, содержащее первый, второй, третий, четвертый и пятый триггеры, блок задержки, блок аналоговых компараторов, первый блок коммутации, клемму для подключения объекта контроля, которая соединена с входом блока аналоговых компараторов, состоящего из первого и второго усилителей, первый, вход первого усилителя соединен с первым источником опорного напряжения, второй вход которого соединен с клеммой для подключе-, ния объекта контроля и с первым вхо,дом второго усилителя, второй вход которого соединен с вторым источником опорного напряжения, первый вы 3583887 ход блока аналоговых компараторов соединен с Р-входом первого Р-триггера, С-вход которого соединен с С-входами второго П-триггера, третьего П-триггера, четвертого П-триг-,5 гера и клеммой для подключения строб-. импульса устройства и с входом блока задержки, выход которого соединен с С-входом пятого Р-триггера, выход10 которого соединен с клеммой выхода устройства, а К-вход - с выходом четвертого П-триггера, Р-вход которо- . го соединен с первой клеммой управле" ния устройства, клемма эталонной информации устройства соединена сР-входом третьего П-триггера, прямой выход которого соединен с первым входом первого блока коммутации, второй вход которого соединен с выходом пер- вого П-триггера, а третий вход - с выходом второго Р-триггера, четвертый - с инверсным выходом третьего П-триггера, П-вход второго Р-триггера соединен с вторым выходом блока 25 аналоговых компараторов, о т л и ч а- Ы щ е е с я тем, что, с целью расширения функциональных возможностей за счет возможности контроля третьего состояния, в устройство введены ЗО блок равнозначности, второй блок коммутации, шестой П-триггер, вторая клемма упрапления устройства, которая соединена с Р-входом шестого П-триггера С-вход которого соединенФ 35 с входом строб-импульса, прямой выход которого соединен с первым входом второго блока коммутации, второй вход которого соединен с выходомблока равнозначности, первый входкоторого соединен с выходом первогоР-триггера и вторым входом первогоблока коммутации, выход которого соединен с третьим входом второго блокакоммутации, четвертый вход которогосоединен с инверсным выходом шестогоП-триггера, а выход - с Р-входом пятого Р-триггера, второй вход блокаравнозначности соединен с выходомвторого П-триггера и третьим входомпервого блока коммутации, а в блоканалоговых компараторов введены первый и второй резисторы, первый выводпоследнего соединен с вторым источником опорного напряжения, а второйвывод - с клеммой для подключения.объекта- контроля, с первым входомвторого усилителя, вторым входом первого усилителя, с первым выводом пер-.,вого резистора, второй вывод которого соединен с первым источникомопорного напряжения,2, Устройство по п.1, о т л и ч аю щ е е с я тем, что блок коммутации содержит первый и второй элементы И-НЕ, третий элемент ИЛИ-НЕ, первый вход которого соединен с выходомпервого элемента И-НЕ, второй вход -с выходом второго элемента И-НЕ, входы которого соединены с первым и вторым входами блока коммутации, третийи четвертый входы которого соединеныс входами первого элемента И-НЕ, авыход элемента ИЛИ-НЕ соединен с выходом блока коммутации,КНТ СССР обретениям Раушская н и на, 101 11 ИПроизводственно-издательский комбинат Патент , г. Ужгород, ул от0 оп,о Заказ 2253 Тираж 5 б 2НИИПИ Государственного комитета и113035 у Москвау ЖПодписное открытиям д, 4/5