Цифровой фазометр

(51)5 С 01 К 25/О ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ов, кий о ССС 1970 к иэмеричено для с Щ ОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЮ 4ПРИ ГКНТ СССР(57) Изобретение относитсятельной технике и предназна измерения фазовых сдвигов основных гармоник исследуемых сигналов. Цель - повышение точности измерения за счет уменьшения методической погрешности - достигается введением в цифровой фазометр регистров 4, 5, селектора-мультиплексора 6 и счетчика 7. Блок 1 управления содержит дискретизатор 10, элементы 11 - 13 задержки, элемент ИЛИ 14 и счетный вычислитель 8 и блок 9 регистрации. 1 э.п, ф-лы, 2 ил.Изобретение относится к измерительной технике и предназначено дляизмерения фазовых сдвигов основныхгармоник исследуемых сигналов,Цель изобретения повышение точности. измерения за счет уменьшенияметодической погрешности.На фиг.1 приведена структурнаясхема предлагаемого фазометра; нафиг,2 - временные диаграммы работыблока управления.Фазоме.р содержит блок 1 управления, аналого-цифровые преобразователи (АЦП) 2 и 3, регистры 4 и 5, се" 15лектор-мультиплексор (СМ) 6, счетчик7, вычислитель 8 и блок. 9 регистрации.. Два входа фазометра подключены кинформационным входам АЦП 2 и 3. Кроме того, первый вход фазометра соединен с Входом блока 1 управления, пятый выход которого подключен к входам запуска АЦП 2 и 3. Информационные (здесь и далее разрядность шин 25данных К не указывается, так как оназависит от используемой элементнойбазы) и управляющие выходы АЦП 2 и 3соединены с аналогичными входами соответственно регистров 4 и 5, выходы 30которых подключены к первому.и второму входам СМ 6. Выход СМ 6 соединенс четвертым входом вычислителч 8, атретий вход СМ 6, по которому производится управление его работой, - счетвертым выходом блока 1 управления.Первый и второй выходы блока 1 управления подключены непосредственно, атретий выход последовательно черезсчетчик 7 - к одноименным входамвычислителя 8, выход которого соединен с блоком 9 регистрации.Блок 1 управления содержит дискретизатор 10, элементы 11 - 13 задержки, элемент ИЛИ 14 и счетный триггер15.Входов блока 1 управления является вход дискретизатора 10, первый выход которого служит одноименным выходом блока 1 управления. Второй вы-,ход дискретизатора 10 является пятым выходом блока 1 управления, онсоединен также с входом элемента 11задержки. Выход элемента 11 задержкиподключен непосредственно к первомувходу и последовательно через эле-,мент 12 задержки к второму входу элемента ИЛИ 14. Выход элемента ИЛИ 14является вторым выходомблока 1 управления и соединен с входом элемента 13 задержки. Выход элемента 13задержки служит третьим выходом блока 1 управления и подключен к входусчетного триггера 15, выход которого является четвертым выходом блока1 управления.Вычислитель 8 может быть реализован на базе микроЭВМ любого типа,у которой осуществляется прямой доступ к памяти. Необходимость такойорганизации вычислителя 8 объясняется тем, что процесс формированиякодов мгновенных значений исследуемых сигналов и их обработка производится с различной тактовой частотой.Фазометр работает следующим образом.Работа фазаметра начинается с подготовительного этапа. На этом этапепри нажатии кнопки "Сброс" (не показана) дискретизатор 10 и триггер 15в блоке 1 управления переводятся соответственно в исходное и нулевоесостояние, а счетчик 7 обнуляется.Второй и третий этапы - непосредственно измерительные. На втором этапе осуществляется измерение исследуемых сигналов 11 и 11(С), в дискретных точках и запоминание кодовИ,С 1 и 01 мгновенных значений этихсигналов в оперативное запоминающееустройство (ОЗУ) вычислителя 8, Натретьем этапе в фазометре производятся необходимые вычисления,На втором этапе рабаты фазометрапри нажатии кнопки "Пуск (в дискретизаторе 10) или по внешнему импульсу запуска начинает работу блок 1 управления. В течение первого периодасигнала 11,(й) в дискретизаторе 10происходит определение периода следования импульсов дискретизации Т .Второй период сигнала П , сопровождается появлением импульсов цискретизатора 10 (фиг.2 а). Эти импульсы поступают на входы запуска АЦП 2и 3 и, на вход элемента 11 задержки.Тем самым на выходах АЦП 2 и 3 формируются коды Ыс 1 и И 1 мгновенныхзначений напряжений сигналов П,(й)ии П (1), которые затем импульсом Конец преобразования" с соответствующих выходов АЦП 2 и 3 записываютсяв регистры 4 и 5 промежуточного хранения информации, Запись в регистры4 и 5 обусловлена тем, что время преобразования АЦ 11 2 и 3 в общем случаезависит от уровня исследуемого сигнала в точке дискретизации, а это,в свою очередь, может привести к состязанию потоков данных при их записи в ОЗУ вычислителя. Для устранения5состязаний записи информации в ОЗУвычислителя 8 производятся внешнимипо отношению к АЦП 2 и 3 импульсами,которые образуются в блоке 1 управления и управляют не только записьюинформации, но и сменой адреса ячейки памяти, куда эта информация зано"сится. Окончание второго этапа сопровождается запуском вычислителя 8 попереднему выходу блока 1 управления(фиг.2 б)В обобщенном виде работу блокауправления можно представить следующим образом. По каждомУ импульсу дискретизации формируется пара импульсов записи (фиг.2 в), которая поступает на второй выход блока 1 управления, пара счетных импульсов (фиг.2 г),сдвинутых на время 7 по отношению к 25импульсам записи, поступающим на третий выход блока 1 управления, и сигнал переключения канала СМ 6 (фиг.2 д),который подается на четвертый выходблока 1 управления, 30Одновременно с запуском АЦП 2 и 3импульсы с выхода дискретизатора 10 поступают на вход элемента 11 задержки (фиг,1). Для устранения состязанийпотоков данных длительность задерж ки 2, (фиг,2) на этом элементе задают не меньше максимального временипреобразования АЦП 2 и 3. В связи стем, что в ОЗУ вычислителя 8 записьинформации производится от АЦП 2 и 3, 40 импульс записи, который формируется на выходе элемента 11 задержки, дублируется на элементе 12 задержки, а затем эта нара импульсов объединяет, ся на элементе ИЛИ 14.При этомдлительность задержки элемента 12 задержки задается не меньше суммы времени ь записи информации в ОЗУ вычислителя 8 и времени(фиг.2) смены адреса в счетчике 7. Таким образом, импуль- бо сы дискретизации, сдвинутые на вре+ "+элементами 11 и 12 задержки, поступают через элемент ИЛИ 14 на второй выход блока 1 управления и стробиру;ют по второму входу вычислителя 8 запись информации от АЦП 2 и. 3 в ОЗУ.Для организации смены адреса ячейки ОЗУв которую производится запись, импульсы записи с выхода элемента ИЛИ 14 подаются на элемент 13задержки. Длительность задержки этого элемента устанавливается не меньше времени , , необходимого для записи информации в ОЗУ вычислителя 8.Таким образом, на выходе элемента 13,а следовательно, и на третьем выходеблока 1 управления организуются счетные импульсы (фиг,2 г), сдвинуть 1 е относительно импульсов записи на интервал времени ,. Первым счетным импульсом в очередном такте, ограниченноминтервалом Т, триггер 5 переключается в единичное состояние, а повторому счетному импульсу этот триггер переводится в исходное, нулевоесостояние. При этом на выходе триггера 15 образуется сигнал (фиг,2 д)переключения канала СМ 6, который выводится на четвертый выход блока 1 управления,После выполнения и тактов преобразования мгновенных значений сигналов Б, и Б(С) в коды Б, и БЧи записи их в ОЗУ вычислителя 8 формирование импульсов дискретизациина втором выходе дискретизатора 10прекращается, а на его первом выходеснимается потенциал запрета работывычислителя (фиг,2 б), С.этого момента времени начинается третий этап ивычислитель 8 приступает к обработкеполученных результатов,На третьем этапе второй, третийи четвертый входы вычислителя 8 отключаются, и он переводится в автономный режим работы.Работа фазометра на втором этапеорганизована таким образом, что икодов Би Нмгновенных значенийсигналов(Т) и Б(Т) записаны соответственно в и нечетных и и четных ячейках ОЗУ вычислителя 8,Первая процедура алгоритма работы вычислителя 8 - вычисление кодаМ, равногокм, = Х в ич,-1При этом из ОЗУ для вычислителя последовательно считываются коды И, иХмгновенных значений сигналовПи 1(е), коды Н, 1 и И и, хранимые в соседних ячейках ОЗУ вычис 1лителя 8, перемножаются,а полученныепроизведения накапливаются. Для сигналов 01(ь) и Ц синусоидальнойформы с фазовым сдвигом с при выполнении первой процедуры получаютМ Кп П 1 в Па,совКпк 1 У5где Б и О,п - максимальные значения1 тсигналов У, и О(1)1К - коэффициент цередачиизмерительного трактафазометра. 1 ОВторая процедура - определение кода М равногоИ 1 Х Б, БСв 1Эта процедура аналогична первой. Разница заключается в том что коды Н,1,мгновенных значений сигнала О(1) выбираются из ОЗУ вычислителя 8 сои 20 сдвигом на 1- ячеек. Этим достиДгается дополнительный фазовый сдвиг между сигналами 0,(С) и Б, равный 6 /2. Результат выполнения второй процедуры, выраженный через параметры исследуемых сигналов О, и 0, можно записать в следующем виде:ЗОР М =КУ 0 сов М)==КО, У з.п=КпКТретья процедура в :вычисление кода И, равного35Му КпКа Кп 01 щЮзз 3.п 4М ж - :-е-е-е- е т- й 3 Д (М Кпй, КпОБ, соз ЧИ, наконец, заключительная четвертая процедура - непосредственное 4 О определение фазового сцвига по формулеЧ 1= агсйд М.Полученное значение фазового сдвига ц передается через порт на блок 45 9 регистрации, а работа вычислителя 8 на этом завершается.Таким образом, использование предлагаемого изобретения при построении 50 цифровых фазометров позволяет повысить их точность при наличии помех, а также расширить воэможности на основе той же структурной схемы и повысить надежность. 55 Формула изобретения 1, Цифровой фаэометр, содержащий два аналого-цифровых преобразователя, информационные входы которых являются входами фазометра, блок управления, вход которого подключен к информационным входам первого аналого-цифрового преобразователя, вычислитель и блок регистрации, о т л и - ч а ю щ и й с я тем, что, с целью повышения точности измерения фазовых сдвигов основных гармоник исследуемых сигналов, в него введены два регистра, селектор-мультиплексор и счетчик, первый и второй выходы блока управления непосредственно, а третий выход последовательно через счетчик соединены с соответствукццими входами вычислителя, выход которого подключен к блоку регистрации, выходы каждого аналого-цифрового преобразователя соединены с входами соответствующих регистров, выходы которых подключены к первому и второму входам селектора-мультиплексора, выход которого подключен к четвертому входу вычислителя, а третий вход - к четвертому выходу блока управления, пятый выход которого подключен к входам запуска аналого-цифровых преобразователей.2. Фаэометр по п.1, о т л и ч аю щ и й с я тем, что блок управления содержит дискретиэатор, три элемента задержки, элемент ИЛИ и триггер, причем вход блока управления является входом дискретиэатора, первый и второй выходы которого являются соответственно первым и пятым выходами блока управления, а второй выход дискретиэатора дополнительно подклю- ф чен к первому элементу задержки, выход которого соединен непосредственно с первым входом и через второй элемент задержки - с вторым входом элемента ИЛИ, выход которого является вторым выходом блока управления и дополнительно подключен к третьему элементу задержки, выход которого ,служит третьим выходом блока управления последовательно через триггер соединен с четвертым выходом блока управления.1538146 йя Т акт ктор В. Гири П ное Производственно-издательский комбинат "Патент", г. Ужгород, ул,ина,ЗаказВНИИПИ Составитель А.З Текред Я.Ходани сударственного комитета по изобретен 113035, Москва, Ж, Раушска м и открытиям при ГКНТ Снаб., д. 4/5