Интегратор хроматографических данных

72) Автор изобрет алашо 1) Заявитель(54) ИНТЕГРАТОР ХРОМАТОГРАфИЧЕСКИХ ДАННЫ 1Изобретение относится к автоматике и вычислительной технике, в частности к автоматической обработке хроматографической информации.Известен интегратор, содержащий5 аналого-цифровой преобразователь, блок вычитания, цифровую следящую систему, блок управления, сравнивающий сигна с пороговым значением и вычисляющий первые разности11 .1Известен также интегратор для хроматографического анализа, содержащий блок :детектирования пиков, блок коррекции базовой линии, преобразователь напряжение-частота; вентиль, счетчик-накопитель,2 .Однако известные устройства имеют низкую точность интегрирования хроматографических пиков при наличии на входе преобразователя помехи известной функциональной зависимости от времени с медленно, монотонно или скачкообра но изменяющейся производной. Подобной помехой в хроматографии можетслужить как пик растворителя, на заднем склоне которого появляются анализируемые пики, сдвиг нулевой линии,смещение нулевой линии из-за градиентного элюирования или неизотермическогопроцесса хроматографического разделе-йия, переключения чувствительностй входного усилителя,Наиболее близким к предлагаемомуизобретению по технической сущностиявляется интегратор хроматографическихданных, содержащий аналого-цифровойпреобразователь (напряжение-число-импульсйый код), выход которого соединен с входом блока интегрирования(счетчик импульсов), выход котофЬгоподключен к первому входу элемента И,второй вход элемента И подключен квыходу реле времени, вход запуска которого подключен к входу обнуления блокаинтегрирования и к выходу блока сравнения с порогом, содержащего счетчик991 Узел слежения содержит блок памяти, блок элементов И, цифровой фильтр, переключатель, первый вход которого яв ляется информационным входом узла сле жения и соединен с входом блока памяти, управляющий вход является первым управляюшим входом узла слежения, а выход переключателя соединен с первым входом цифрового фильтра, выход которо го подключен к второму входу переключателя и является выходом узла слежения, а второй вход соединен с выходом блока элементов И узла слежения, управляющий вход блока элементов И является 55 вторым управляющим входом узла слежения, а информацйонный вход соединен с выходом блока памяти. 3, импульсов, дешифратор, два элементаИЛИ, управляющий триггер, вход блокасравнения с порогом соединен с выходоманалого-цифрового преобразователя 3 .Однако этот интегратор также имеетпониженную точность интегрированияпри наличии на входе преобразователяпомехи с медленно, монотонно или скачкообразно изменяющейся во времени производной. 10Цель изобретения - повышение точности интегрирования при воздействии помехи с медленно, монотонно или скачкообразно изменяющимся значением.Поставленная цель достигается тем, 15что в интегратор хрсматографическихданных, содержащий аналого-цифровойпреобразователь, реле. времени, входзапуска которого подключен к выходупорогового блока, сумматор, выход которого соединен с первым входом блокаэлементов, И, введены дешифратор, узелслежения и блок вычитания, первый входкоторою соединен с выходом аналогоцифрового преобразователя, второй вход - 25с выходом узла слежения, а выход подключен к первому входу сумматора ивходу порогового блока, информационный вход узла слежения соединен с выла.дом аналого-цифрового преобразователя, З 0первый и второй управляюшие входы уэла слежения соединены с выходом релевремени и с первым выходом дешифратора соответственно, входы дешифратора подключены к выходам пороговогоблока и реле времени соответственно,второй выход дешифратора соединен свходом обнуления сумматора, а входсброса реле времени и второй вход блока элементов И подключены к третьему, выходу дешифратора,443 4На фиг, 1 дана схема интегратора;на фиг, 2 - временные диаграммы, поясняющие его работу,Предлагаемый интегратор хроматографических данных (фиг, 1) содержит аналого цифровой преобразователь (АЦП) 1,блок 2 вычитания, узел 3 слежения,пороговый блок 4, реле 5 времени, дешифратор 6, сумматор 7, блок элементов И 8. Узел 3 слежения состоит иэпереключателя 9, цифрового фильтра 10,блока 11 памяти, блока элементов И 12.На информационных шинах АЦП 1 свыхода синхронно с заданным периодомформируется код числа, пропорциональный мгновенному значению аналоговоговходногосигнала и поступающий по информационным шинам на входные шиныпервого входа блока 2 вычитания и входные шины узла 3 слежения. На выходныхшинах блока 2 вычитания синхронно спериодом работы аналого-цифрового преобразователя 1 формируется код числа,равный разности кодов с первого и второ- .:,го входов блока 2 вычитания и поступаюший с тем же периодом на вход сумматора 7 и вход порогового блока 4,кс.торый выполнен на дешифраторе, двухэлементах ИЛИ и управляющем триггере.С выхода порогового блока 4 подаетсялогический сигнал нуля или единицы напервый вход дешифратора 6 и вход запуска реле 5 времени, представляющийиэ себя формирователь импульса управляемой длительности по входу сброса,Выходной сигнал с реле 5 времени поступает на второй вход дешифратора 6,формирующего с трех выходов соответственно логические функцииз=х,х,=х Ф,ъ,=хх,ХЧ, - логические сигналы .11первого и второго входов дешифраторов;м ч . - логические сигналы первого, второго, третьеговыходов дешифратора.,Первый выход дешифратора 6 соединен с входом управления последовательного сумматора 7 и сигналом логической единицы, разрешает его работу, Второй выход дешифратора 6 соединен свходом сброса реле 5 времени и с управляющим входом блока элементов И 8,на информационный вход которого поступает с выходр последовательного сумма+ЪфхЦк-н)т,где К-.- -;Н- множество прош-лых значений коДОВ ЧИСЕЛ ПОСтупивших на входцифрового фильтра;ХЪ4- множество весовых коэффициентов фильтрай-порядок дифференциального уровня. помехи.Цифровой фильтр 10 является фильтром нижних частот, верхняя частотасреза которого выбирается из условиягср Ес,5 9914 тора 7 значение накопленного кода. С выхода реле 5 времени и третьего выхода дешифратора 6 поступают соответствен. но управляющие логические сигналы на, первый и второй управляющие входы узла 5 3 слежения. Узел 3 слежения предназначен для отслеживания медленно изменяющейся во времени помехи, возникающей на входе преобразователя из-за случайного или программного изменения параметров хроматографического процесса, наличия на хроматограмме фоновых сигналов (пик растворителя), сдвига нулевой линии и т,п. Данная помеха представляется волновой моделью и описывается в общем случае линейным дифференциаль ным управлением И-го порядка с вынуждающим воздействием в его правой части, представленным в виде последовательности случайно появляющихся им- Ю пульсных функций различного порядка с интервалом между импульсными функциями, превышающим длительность хроматографического пика. Первый управляющий вход узла 3 служит для переклю чеиия режима работы блока из состояния отслеживания сигнала помехи с пре. образователя без хроматографического пика в состояние отслеживания сигнала помехи совместно с хроматографическим 36 пиком и обратно. С выхода узла 3 слежения снимается сигнал, Описывающий свободно решение разностного уравнения помехи, полученного при дискретизациидифференциального уравнения помехи на входе преобразователя. Второй управляющий вход узла 3 служит для подачи сигнала, устанавливающего параметры начальных условий раэностного уравнения . помехи. Узел 3 слежения состоит из блока 11 памяти, блока элементов И 12, аифров ого фильтра 10, переключателя 9, на первый вход которого по информационным шинам поступает синхронно с работой преобразователя 1 кодХисла с входа узла 3, второй вход переключателя 9 соединен по информационным шинам с выходом цифрового фильтра 10 и выходом узла 3, Выход переключателя 9 связан по информационным шинам с первым входом цифрового филера 10, Управляющий вход переключателя 9 соединен с первым управляю- щим входом узла 3 и по сигналу логического нуля или единицы пОдключает со ответственно выход переключателя 9 к первому или второму входам. Цифровой фильтр 10 по второму входу соединен с, выходом блока элемента И 12 и реали 43 6зован на +1 ф каскадной цифровой линиизадержки на сйвиговом регистре и выполняющий синхронно с преобразователем 1 преобразование кода числа напервом входе в код числа на выходепо формуле ЗСКт:4 ХЛК-)т +ЬфЮК-Мт+ где- частота среза,- минимальная частота спектраСполезного сигнала;- верхняя частота спектра сигГнала помехи.Блок 11 памяти своим информационным входом соединен с входными шинами узла 3, а выходом соединен с входомблока элементов И 12, управляющийвход которого соединен с вторым управ-ляюшим входом узла слежения. Конструктивно блок 11 памяти выполнен на као-кадной цифровой линии задержки на сдвиговом регистре, информационный вход которого через блок. элементов И 12, уп- .равляемый сигналом с второго управляющего входа узла 3, поступает на второй вход цифрового фильтра 10 Блок 11памяти выполняет функцию запоминанияпоследних текущих значений одов чисел,формируемы х с выхода преобразователя1 и ПО сигналу логической единицы свторого управляющего входа узла 3через блок элементов И 12 производитсязапись кодов чисел в сдвиговый регистрцифрового фильтра 10, Временная диаграмма управления работой интегратораприведена на фиг 2. Режим работы узла 3 слежения в состоядии Отслежввения сигнала помехи совместно с хроматографическим пиком реализуется переклю7 99 чением работы цифрового фильтра 10 на себя посредством переключателя 8.Интегратор работает следующим образом.Первоначально с выхода аналого-циф. рового преобразователя 1 поступает сиг. нал помехи на вход блока 2 вычитания и вход узла 3 слежения. Начальные условия раэностного управления помехи установлены и определяются входным сигналом с преобразователя 1. Сигналы на управляющих входах узла 3 отсутствуют. Логический нуль с первого выхода дешифратора 6 запрещает интегрирование, и значение сигнала с выхода сумматора 7 держит равным нулю. Логический нуль с второго выхода дешифратора 6 запрещает прохождение сигнала на внешнее устройство, На третьем выходе дешифратора 6 тоже логический нуль. Максимальная длительность времени генерации логической единицы с выхода реле 5 времени задается большИМ максимально возможной длительности хроматографического пика и определяется иэ соотношенияГ Тр Сгде- верхняя частота спектра сигнала помехи;Х - минимальная частота спектраполезного сигнала;Тр - максимальная длительностьвремени генерации реле. При появлении на входе аналого-цйфрового преобразователя 1 сигнала хроматографического пика, сигнал с выхода блока 2 вычитания превысит значение порога, заданное в пороговом блоке 4, который на выходе выдает сигнал логьческой единипы и запускает реле 5 времени. С первого выхода дешифратора 6 логической единицей снимается запрет на суммирование кода, поступающего с блока 2 вычитания, Со второго и третьего выходов дешифратора 6 снимаются нули и на блоке элементов И 8 происходит запрет выдачи значения накопленной суммы в сумматор 7 на внешнее устройство. Когда время срабатывания реле 5 превышает длительность пика, в момент, когда заканчивается хроматографический пик, вырабатывается сигнал логической единицы с второго входа дешифратора 6, который разрешает через блок элементов И 8 прохождение накопленной суммы с выхода сумматора 7, величина которой пропорциональна величине интеграла пика, на вход преобраэо 1443 8 вателя. На первом выходе дешифратора6 устанавливается значение логическогонуля, который запрещает суммированиеи сбрасывает накопленную сумму в сумматоре 7 в нуль. Одновременно сигналсо второго выхода дешифратора 6 повходу сброса реле 5 прекращает генерацию, сигнала с выхода реле 5, после чего сигнал с второго выхода дешифратора 0 6 устанавливается и нуль и возврашаетреле 5 времени в первоначальный ждущийрежим. На время генерации сигнал свыхода реле 5 по первому управляющему входу узла 3 слежения переводится 15 в режим отслеживания сигнала помехипри наличии хроматографического пика,что выражается в генерации с выходадешифратора 6 синхронно с преобразователем 1 кода свободного решения разностного уравнения помехи, начальные условиякоторого определяются значениями кодовсигнала до начала хроматографическогопика, Сигнал логической единицы с третьего выхода дешифратора 6 не появлэ З ется и коррекция начальных условий дифференциального уравнения помехи не происходит. Временная диаграмма работыдешифратора 6 совместно с реле 5 времени показана на фиг. 2 О. Если на входепреобразователя сигнал помехи изменилсвое поведение во времени из-за влияния внешних условий, скачка производной значения сигнала или других параметров хроматографического процесса и 33длительность этого воздействия превышает максимальное время срабатыванияреле 5, то сигнал разрешения выдачикода сумматора 7 на внешнее усгройство, подаваемый на блок элемента И8, не поступает, сумматор 7 прекращаетсвою работу, а с третьего выхода дешифратора 6 на второй управляюший входузла 3 поступает сигнал логическойединицы, по которому происходит коррекция начальных .условий раэностногоуравнения помехи и дальнейшая генерация с выхода узла 3 кода свободногорешения уравнения помехи и с новыминачальными условиями.Временная диаграмма работы дешифратора 6 и реле 5 времени показана нафиг, 2 Е. Таким образом, предлагаемый интегратор интегрирует хроматографические пики с заданным ограничением во времени, на фоне сигнала помехи, описываемой известным линейным дифференциальным управлением, обнаруживает случайные9 9 Я изменения в поведении помехи во времени, связанное с внешними или внутренними условиями хроматографичес кого процесса, и корректирует это изменение заданием новых начальных условий для дифференциального уравнения помехи.Предлагаемый интегратор может служить для более точного интегрирования хроматографических пиков, на которых, по причине сбоев канала передачи информации от источника до преобразователя или внешних причин, в случайные моменты времени проявляются выбросы сигнала - импульсная помеха.Ф ормула изобретения1. Интегратор хроматографических данных, содержшций аналого-цифровой преобразователь, реле времени, вход запуска которого подключен к выходу порогового блока, сумматор, выход ко-торого.соединен с первым входом блока элементовИ, отличающийся тем, что, с целью повышения точности интегрирования при воздействии помехи с медленно, монотонно или скачкообразно изменяющимся значением, в него введены дешифратор, узел слежения и блок. вычитания, первый вход которого соедвнен с выходом аналого-цифрового преобразователя, второй. вход - с выходом узла слежения, а выход подключен к, первому входу сумматора,и входу порогового блока, информационный вход узла слежения соединен с выходом аналогоцифрового преоьразователя, первый и второй управляющие входы узла ележения соединены с выходом реле времени и спервым выходом дешифратора, соответственно, входы дешифратора подключенык выходам порогового блока и реле вре- .мени соответственно, второй выход дешифратора соединен с входом обнуления сумматора, а вход сброса реле времени и второй вход: блока элементовИ. подключены к третьему выходу дешиф 0 ратора.2. Интегратор по п.1, о т л и ч аю щ и й с я тем, что узел слежениясодержит блок памяти, блок элементовИ, цифровойфильтр, переключатель, пер15 вый вход которого является информапионным входом узла слежения и соединен с входом блака памяти, управляющийвход является первым управляющим входом узла слежения, а выход переключа 26 теля соединен с первым входом цифрового фильтра, выход которого подключен квторому входу переключателя и являетсявыходом узла слежения, а второй входсоединен с выходом блока элементов ИЭз узла слежения, управляющий вход блока .элементов И является вторым управля-,ющим входом узла слежения, а информационный вход соединен с выходом блока памяти,ЭО Источники информаци 3 Ьпринятые во внимание при экспертизе1. Гуревич А. Л. и др. Автоматичео 4кий хроматографический анализ. Л., Химия, 1980, с. 147-149.фПатент США М Ю 97300,кл, 601 К 31/08, опублик, 1971,3. Авторское свидетельство СССРРедакто Составитель С. Беланушева Техред Т. Маточка Корректор М. Демчи36 68Тираж 704 Подписное ВНИИПИ Государственною комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5 Филиал ППП Патентф, г, Ужгород, ул. Проектная, 4