Устройство для управления скоростью движения позиционирующего механизма

(51) 4 С 1 1 ОПИСАНИЕ ИЗОБРЕТЕНИ акарыч 985(57) Изобретение ройствам формиров управления скорос онируюшего механи 1 Я УПРАВЛЕНИЯ СКОЗИЦИОНИРУЮЦЕГО относится к у ия сигналов для ения позици ью ма. Цель изобретеГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕПБСТВ 21) 4315696/24-1022) 3.10,8746) 15,10.89, Бюл, У 3872) А,С, Бычков, П,П, МВ,С. Меркурьев53) 681,846,7 (0888)56) Патент США ( 3699555,л. 34017416, опублик. 1972.Авторское свидетельство С1278965, кл, 0 11 В 21/08,ния - повышение точности позиционирования. Для достижения цели в устройство, содержащее блок 1 счетчикаразности, задатчик 2 скорости и цифроаналоговый преобразователь 3, введены в блок 4 коррекции и аналоговыйсумматор э, Выполнение блока 1 счета разности и задатчика 2 скоростина элементах дискретной техники обеспечивает формирование управляющегонапряжения ступенчатой форгы и корректирующего кода, под дсиствием которого в блоке 4 коррекции формиру -ется линейно-нарастающее или линеинопадающее напряжение, которое складываясь в аналоговом суммагоре 5 с уравляющим напряжением, и зволяеоптимизировать управляюшии сигнал.51015 20 25 30 35 40 45 50 55 151Изобретение относится к техникенакопления информации, а именно кустройствам формирования сигналауправления скоростью позиционирования,Цель изобретения - повышение точности позиционирования за счет оптимизации формы сигнала управления скоростью перемещения позиционера,На фиг. 1 представлена структурнаясхема предлагаемого устройства; нафиг, 2 - функциональная схема блокасчета разности; на фиг, 3 - функциональная схема задатчика скоростиперемещения; на фиг, 4 - функциональная схема блока коррекции напряжения,Устройство содержит блок 1 счетаразности, задатчик 2 скорости перемещения, цифроаналоговый преобразователь 3, блок 4 коррекции управляющегонапряжения и аналоговый сумматор 5,Блок 1 счета разности выполненв виде сумматора 6, триггера 7, элемента ИЛИ 8, коммутатора 9, элементовИ 10 и 11, формирователя 12, счетчика 13, элемента И 14, элемента ИЛИ15, формирователя 16, дешифратора 17,счетчика 8, формирователя 19, коммутатора 0 и дешифратора 21,Задатчик 2 скорости перемещениявыполнен в виде постоянного запоминающего устройства (ПЗУ) 22, регистров 23 и 24, элемента 25 сравнения,элемента 26 задержки коммутатора 27и сумматора 28.Блок 4 коррекции управляющего напряжения содержит элементы И 29 и30, дифференциальный усилитель 31и интегратор 32,Устройство работает следующим образом,Устройство управления накопителемподает на шину а код Ь Б соответствующий разности адресов текущей итребуемой дорожки, (зоны) и на шину"б" импульсный сигнал "Занесение д Б"под действием которого триггер 7сбрасывается в ноль и информация сшины "а" через коммутатор 9 заносится в счетчик 13 сигналом с выходаэлемента ИЛИ 15, а счетчик 18 устанавливается в единицу. Если по сигналу "Занесение ДЯ"в счетчик 13 заносится код Ь Б т705 ДБ, о на вьходе дешифратора17 формируется единичный сигнал,который переводит григ ер 7 в единич 5198 4 ное состояние, При этом на вхоц счетчика 13 через коммутатор 9 с выходасумматора 6 поступает код Я ,к -дБ,который заносится в счетчик 13 поддействием сигнала, поступающего наего вход занесения через элементИЛИ 15 с выхода формирователя 12,запускаемого по переднему фронту выходного сигнала триггера 7, Такимобразом, в начальный момент позиционирования в счетчик 18 заноситсякод Я =1, а в счетчик 13 - код Б =дБ,если Ь БО 58,цкс ф Если Ь БО 5 Б Моксто в счетчик 13 заносится код Бт=Бмцкс ДБ и при этом изменяется направление счета счетчика 13, необходимость этого, обусловлена тем, чтоПЗУ 22 содержит данные не на полный профиль формируемого сигнала с корости, а лишь на 1/2 часть его.При пересечении головкой записи/ воспроизведения очередной информационной дорожки (зоны) на входв блока 1 счета разности поступают счетные сигналы "ДБкоторые увеличивают на единицу содержимое счетчика 18 и в зависимости от состояния триггера 7 увеличивают или уменьшают содержимое счетчика 13. Счетные импульсы подаются на входы счетчика через элемент И 1 О или элемент И 1 соответственно, Если содержимое счетчика 13 станет равным О 58 кс, то на выходе дешифратора 21 появится единичный уровень, который через элемент И 14 блокирует дальнейшее прохождение счетных импульсов на вход счетчика 18 с целью исключения превышения максимального адреса ПЗУ 22.Таким образом, при работе устройства счетчик 13 формирует коды, соответствующие текущей разности адресов между настоящим и требуемым положением головки записи/воспроизведения, Счетчик 18 выдает коды БР1 2 31/2 БмаксСигналы "Занесение Д Кп и ЬБ" через элемент ИЛИ 8 запускают формирователь 16, на выходе которого формируется импульс, в течении которого через коммутатор 20 на выходг блок а 1 счета разности поступает информация с выхода счетчика 1 3 , Задним фронтом сигнала ф о рм ир ов ател я 1 6 запускается формирователь 1 9, на выходе к о то ро г о формируется импульс в течении которого на выход51 О 25 30 35 40 45 50 55 г поступает информация с выходасчетчика 18Таким образом, при занесении информации в счетчики 13 и 8, а вдальнейшем с приходом каждого сигнала "ЬЯ" с информационного выхода блока 1 счета разности, на адресные входы ПЗУ 22 последовательнопоступает информация со счетчиков 13и 18, которая сигналами формирователей 16 и 19 заносится соответственнов регистры 23 и 24, Элементом 25сравнения сравнивается содержимоерегистров 23 и 24. Если содержимоерегистра 23 меньше содержимого регистра 24, то сумматор 28 суммируетприращения кода, поступающего с выхода регистра 24, в противном случаесумматор 28 вычитает значение кора,поступающего с регистра 23, Полныйкод скорости формируется на выходесумматора 28 по сигналам занесения,поступающим с выхода элемента 26 задержки путем суммирования приращенийуправляющего кода, соответствующимкодам Я в фазе разгона позиционирующего механизма или вычитания приращений, соответствующим кодам Б вфазе торможения.Код поступает по шине "ж" на входцифроаналогового преобразователя 3,на выходе которого формируется управляющее напряжение, определяющее скорость перемещения позиционирующегомеханизма, Управляющее напряжение ввиде ступенчатой функции подается наодин иэ входов аналогового сумматора5, на другой вход которого подаетсянапряжение с выхода блока 4 коррекции, В зависимости от входных сигналов, на выходе блока 4 коррекции формируется линейно-нарастающее и линейно-убывающее или нулевое напряжение, которое складывается со ступенчатым напряжением цифроаналоговогопреобразователя 3 в аналоговом сумматоре 5, В результате, на выходе последнего формируется линейно-нарастающее напряжение на этапе разгона позиционирующего механизма, линейно-убывающее - на этапе торможения и постоянное напряжение - на установившемсяучастке,формула изобретения Устройство для управления скоростьн. движения позиционирующего механизма, содержащее последовательносоединенные блок счетчика разности,выполненный с первым счетчиком и спервым формирователем импульсов, задатчик скорости, выполненный с постоянным запоминающим устройством и первым буферным регистром, и цифроаналоговый преобразователь, о т л и ч аю щ е е с я тем, что, с целью повышения точности позиционирования засчет оптимизации формы сигнала управления скоростью перемещения позиционера, оно снабжено аналоговым сумматордм и блоком коррекции управляющего напряжения, выполненным с дифференциальным усилителем, интегратором,подключенным к выходу дифференциального усилителя, и с двумя элементамиИ, первые входы которых объединены иподключены к первой входной шине блока вторые входы элементов И соединены, соответственно с второй и третьей входными шинами блока, третий вход первого элемента И соединен с выходом второго элемента И, третий вход второго элемента И соединен с выходом первого элемента И, выход каждого элемента И подключен к одному из входов дифференциального усилителя,вход задания начальных условий интегратора и его выход соединены соответственно с четвертой входной шинойблока и с выходной шиной блока, вблок счетчика разности введены второй счетчик, второй и третий формирователи импульсов, два коммутатора,два дешифратора, сумматор, триггер,три элемента И и два элемента ИЛИ,первый информационныщ вход первогокоммутатора соединен с внешней шинойразности адресов, вход сброса триггера в "О", вход установки в "1" второго счетчика и первые входы элементов ИЛИ объединены и соединены свнешней шиной занесения разностиадресов, первые ьхоцы элементов И ивторой вход первого элемента ИПИ соединены с внешней шиной убывания разности адресов, выход первого счетчика соединен с входом первого дешифра.тора, первым информационным входом второго коммутатора и первым входомсумматора, второй вход которого соединен с шиной максимального адреса,а выход - с вторым информационнымвходом первого коммутатор, выходкоторого соединен с информационнымвходом первого счетчика, выход второго счетчика соединен с входом второгодешифратора и вторым информационнымвходом второго коммутатора, выходкоторого соединен с информационнымвыходом блока, выход первого дешифратора соединен со счетным входомтриггера, выход второго дешифраторас вторым входом третьего элемента И,выход которого соединен с входом сложения второго счетчика, выход триггера соединен с унравляющим входомпервого коммутатора, вторыми входамипервого и второго элементов К и входом третьего формирователя, выходкоторого соединен с вторым входомвторого элемента ИЛИ, выходы первогои второго элементов И и выход второго элемента ИЛИ соединены соответственно с входами сложения, вычитанияи занесения первого счетчика, выходпервого элемента ИЛИ соединен с входом первого формирователя, выход которого соединен с первым управляющимвхоцом второго коммутатора и входомвторого формирователя выход которого соединен с вторым управляющим входом второго коммутатора, выходы первого и второго формирователей соединены соответственно с первым и вторымуправляющими выходами блока, в задатчик скорости введены второй буферный регистр, элемент сравнениякодов, коммутагор, элемент задержкии сумматор, информационные входьг буферных регистров соединены с выходом постоянного запоминающего устро йства,вход занесения первого регистра соединен с первым управляющим входомэадатчика скорости, вход занесения 5второго регистра соединен с входомэлемента задержки и с вторым управляющим входом задатчика скорости, выход элемента задержки соединен с входом занесения сумматора и с первымуправляющим выходом задатчика скорости, выходы первого и второго регистров соединены с информационнымивходами коммутатора и элемента срав нения кодов, выход коммутатора соединен с входом сумматора, выход которого соединен с информационнымвыходом задатчика скорости, управляющий вход коммутатора соединен с пер вым выходом элемента сравнения кодов,первый, второй и третий выходы которого соединены соответственно с вторым, третьим и четвертым управляющимивыходами задатчика скорости, при, 25 этом первый и второй управляющие входы задатчика скорости соединены соответственно с первым и вторым управляющими выходами блока счетчика разности, первый, второй, третий и чет вертый входы блока коррекции управляющего напряжения соединены соответственно с первым, вторым, третьим ичетвертым управляющими выходами задатчика скорости, выход - с первым входом аналогового сумматора, второйвход которого соединен с выходом цифрсаналогового преобразователя.155198 Редак Составитель Г. ЗагубныйЮ, Середа Техред Л.Олийнык Корректор Э. Лончакова Заказ 6280/48 Тираж 558 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ С 113035, Москва, Ж, Раушская наб., д, 4/5 оизводственно-издательский комбинат "Патент", г. ужгород, ул. Гагарина, 10