Устройство синхронизации

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистических(22) Заявлено 23.0881 (2 ) 3331033/18-09с присоединением заявки Нов(23) ПриоритетОпубликовано 070333 Бюллетень Йо 9 Рм Кп з Н 04 1 7/04 Государственный комнтет СССР но делам изобретений н открытийДата опубликования описания 07.03,83 р(54) УСТРОЙСТВО СИНХРОНИЗАЦИИ Изобретение относится ктехнике пе; редачи дискретных данных иможет быть использовано для синхронизации конт- рольной аппаратуры, предназначенной для записи, хранения и обработки двоичных сигналов с различными, заранее неизвестными тактовыми частотами.Известно устройство синхронизации, содержащее на входе блок выделения фронтов сигнала, а также последовательно соединенные. генератор высокой частоты и формирователь импульсов 13.Однако устройство не обеспечивает синхронизацию приема двоичного сигнала при неизвестной тактовой частоте.Цель изобретения - обеспечение синхронизации приема двоичного сигнала при неизвестной тактовой частоте.Для достижения поставленной цели в устройство синхронизации, содержащее на входе блок выделения фрон-, тов сигнала, а .также последовательно соединенные генератор высокой частоты и формирователь импульсов, введены два элемента И, два двоичных счетчика, два цифровых блока сравнения, блок цифровой памяти,элемент ИЛИ, блок расширения импуль- сов, блок начальной установки и триггер, к входу сброса которого, а также к входу сброса первого двоичного счетчика подключены соответственно первый и второй выходы блока выделения фронтов сигнала, к тактовому входу которого, а также к первому входу первого элемента И, к входу блока начальной установки, ин" формационному входу Второго двоичного счетчика и тактовому входу бло- ка расширения импульсов подключен выход формирователя импульсов, а третий выход блока выделения фронтов сигнала подключен к первому входу второго элемента И, к второму и третьему входам которого подключены соответственно выходы триггера и первого цифрового блока сравнения, а выход второго элемента И подключен к управляющему входу блока цифровой памяти, к входу начала записи которого подключен вь 3 ход блока на.чальной установки, при этом второйвход первого элемента И объединен с входом устройства, а выход первого элемента И подключен к информационному входу первого двоичного З 0. счетчика, выходы и разрядов которогоподключены к соответствующим и входам блока цифровой памяти, а и старших разрядон первого двоичного счетчика подключены к первым и 1 соответствующим входам первого цифрового блока сравнения, причем выход и -го разряда 5 первого двоичного счетчика подключен к управляющему входу триггера, при. этом четвертый выход блока выделения фронтов сигнала подключен через элемент ИЛИ к входу блока рас ширения импульсов и входу сброса второго двоичного счетчика, выходы .И разрядов которого подключены к первым соответствующим и входам второго цифрового. блока сравнения, выход кото 15 рого подключен к второму. входу элемента ИЛИ,а выходы и разрядов блока цифровой памяти подключены к вторым соответствующи 1 и входам второго цифрового блока сравнения, причем и старших разрядов блока цифровой памяти подключены к вторым ги соответствующим, входам первого цифрового блока сравнения.На фиг, 1 представлена электрическая структурная схема устройства, на фиг. 2 - временная диаграмма.Устройство синхронизации содержит первый элемент И 1, блок 2 выделения Фронтон сигнала, генератор 3 высокой частоты, формирователь 4 импульсов, триггер 5, первый двоичный счетчик б, первый цифровой блок 7 сравнения, второй элемент И 8, блок 9 начальной установки, блок 10 цифровой памяти, второй двоичный счет чик 11, второй цифровой блок 12 сраннения, элемент ИЛИ 13, блок 14 расширения импульсов; блок 2 выделения фронтов сигнала содержит формирователь 15 переднего фронта сигнала, 4 О формирователь 16 заднего Фронта сигнала, первый и второй элементы 17 и 18 задержки, элемент ИЛИ 19.Устройство синхронизации работает следующим образом. 45С генератора 3 высокой частоты и через формирователь 4 импульсов подается меандр высокой частоты Г (фиг. 2 а), В момент начала работй с блока 9 начальной установки поступает сигнал, устанавливающий начальный код, блока 10 цифровой памяти. На вход устройства поступают кодовые посылки (фиг. 2 6). Формирова" тели 15 и 16 переднего и заднего фронтов блока 2 выделения фронтов сигнала формируют сигнал переднего франта, задержанный на один такт высокой частоты (фиг.2 ь), устанавли вающий триггер 5 в исходное состоя-ние, Формирователь 16 формирует сиг О нал,заднего фронта (фиг. 2 ъ), разрешающий работу второго элемента К 8. Этот же сигнал, задержанный во втором элементе задержки 18, используется для сброса первого двоичного 65 счетчика 6 (фиг, 2 а). На элементе ИЛИ 19 формйруется сигнал (фиг.2 е) поступающий через элемент ИЛИ 13 на вход блока 14 расширения импуль- сов и на вход сброса второго двоичного счетчика 11. При поступлении единичной посылки на вход устройствана выходе первого элемента И 1 появляется пачка. импульсов (фиг. 2 м), поступающая на информационный вход первого двоичного счетчика б, и происходит счет импульсон в пачкеПри переполнении первого двоичного счетчика б с триггера 5 поступает сигнал (фиг. 2 з), закрывающий второй элемент И 8. Старшие в разрядов с первого двоичного счетчика б поступают в качестве первого числа на первый цифровой блок 7 сравнения, астаршие т разрядов блока 10 цифровой памяти - в качестве второго числа. Выход первого цифрового блока 7 сравнения - "Меньше" или "Равно" (Фиг. 2 и) подается в момент заднего фронта кодовой посылки при отсутствии сигнала переполнения через второй элемент И 8 на управляющийвход блока 10 цифровой памяти(фиг.2 к),разрешая запись и-разрядного числаиз первого двоичного счетчика б вблок 10 цифроной памяти. При приходе на вход устройства кодовой комбинации 010, единичная посылка соотнетствует периоду тактовой частоты и, следовательно, в блок 10 цифро- вой памяти будет записано число, соответствующее периоду тактовой частоты. Младшие и-и разрядов числа не участвуют в операции сравнения, что позволяет в процессе работы, при приходе кодовых комбинаций 010, постоянно обновлять число в блоке 10 цифровой памяти, учитывая изменения тактовой частоты из-за нестабильности. Все и разрядов бло" ков 10 цифровой памяти поступают в качестве первого числа на второй цифровой блок 12 сравнения, куда в качестве второго числа поступают и разрядов второго двоичного счетчика11, на входкоторого подается меандр высокой частоты (фиг. 2 а), Выход второго цифрового блока 12 сравнения "Равно" (фиг. 2 л) подается через элемент ИЛИ 13 на вход сброса второго двоичного счетчика 11 и на вход блока 14 расширения импульсов. Через элемент ИЛИ 13, кроме того, подается сигнал, соответст.-ующий фронтам кодовой комбинации (фиг. 2 е), обеспечивающий фазирование устройства. Блок 14 расширения импульсовявляетсл цифровым блоком расширения полученных импульсов тактовой частоты(фиг, 2 м) до величины, соответствующей (2 - 1 ) периодам высокой частоты (фиг. 2 н), что препятствует появлению на выходе устройства импульсов с частотой следо-. вания меньше Гв/2 , которые могут возникнуть из-за записи в блок 10 цифровой памяти числа, соответствующего помехе малой длительности. При пропадании на выходе устройства тактовых импульсов необходимо произвести запуск устройства с блока 19 начальной установки.Таким образом, предлагаемое устройство позволяет выделять тактовые частоты; лежащие в диапазоне от Г 0(2"-1 ) до 1 /2" , и допускает работу при нестабильности тактовой частоты передатчика. 10 15 Формула изобретения Устройство синхронизации, содержащее на входе блок выделения фронтов сигнала, а также последовательно соединенные генератор высокой частоты и формирователь импульсов, отличающееся тем, что, с целью Обеспечения синхронизации 5 приема двоичного сигнала при неизвестной тактовой частоте, в него введены два элемента И, двй двоичных счетчика, два цифровых блока сравнения, блок цифровой памяти, элемент ИЛИ, блок расширения импульсов, блок начальной установки и триггер, к входу сброса которого, а также к входу сброса первого двоичного счетчика подключены соответственно первый и второй выходы блока выделения фронтов сигнала, к тактовому входу которого, а также к первому входу первого элемента И, к входу блока начальной установки, информационному входу второго двоичного счетчика и такто вому входу блока расширения импульсов подключен выход формирователя импульсов, а третий выход блока выделения фронтов сигнала подключен кпервому входу второго элемента И, квторому и третьему входам которогоподключены соответственно выходытриггера и первого цифрового блокасравнения, а выход второго элементаИ подключен к управляющему входублока цифровой. памяти, к входу начала записи которого подключен выходблока начальной установки, при этомвторой вход первого элемента И объединен с входом устройства, а выходпервого элемента И подключен к информационному входу первого двоичногосчетчика, выходы и разрядов которогоподключены к соответствующим и входам блока цифровой памяти, а в старших разрядов первого двоичного счетчика подключены к первым тп соответствующим входам первого цифровогоблока сравнения, причем выход и -горазряда первого двоичного счетчикаподключен к управляющему входу триггера, при этом четвертый выход блокавыделения фронтов сигнала подключенчерез элемент ИЛИ к входу блока расширения импульсов и входу сброса второго двоичного счетчика, выходы иразрядов которого подключены к первым соответствующим и входам второгоцифрового блока сравнения, выходкоторого подключен к второму входуэлемента ИЛИ, а выходы и разрядовблока цифровой памяти подключенык вторым соответствующим и входамвторого цифрового .блока сравнения,причем п старших разрядов блока цифровой памяти подключены к вторымсоответствующим входам первого цифрового блока сравнения.Источники информации,принятые во внимание при экспертизе1. Шварцман В.О. и др, Теорияпередачи дискретной информации. М.,фСвязь", 1979, с. 163-65 прототип).1003373 аСоставитель Г.Лерантович Редактор О,Сопко Техред Л.Пекарь КорректорМ,Коста Заказ 1592/47 Тираж 675 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4