Устройство для приема и передачи информации

(53) (56) У 1 О 19 ЕДАЧИ к вычисобретения - возможноналов ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР ОПИСАНИЕ ИЭОБР К АВТОРСКОМУСВИДЕТЕЛЬСТ(54) УСТРОЙСТВО ДЛЯ ПРИЕМАИНФОРМАЦИИ(57) Изобретение относитслительной технике. Цель ирасширение функциональныхстей путем передачи как с версной двузначной логики, так и сигналов с тремя логическими значениями. Устр-во для приема и передачи инфор" мацки содержит буферные эл-ты 1 и 2, эл-ты ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и 6, инверторы 9 и 1 О. Цель достигается введением дискриминаторов Э и 4, эл-тов ИЛИ 7 и 8 и эл-тов ИСКЛЮЧАЮЩЕЕ ИЛИ 11 и 12, с помощью которых осуществляется передача сигналов инверсной двузначной логики и сигналов с тремя логическими значениями. Устр-во по п. 2 ф"лы от" личается выполнением дискриминаторов Э и 4. 1 з.п. ф-лы, 2 ил.Изобретение относится к цифровойвычислительной технике и может бытьиспользовано в системах передачи информации и в системах управления.Цель изобретения - расширение функциональных возможностей путем передачи как сигналов инверсной двузначнойлогики, так и сигналов с тремя логическими значениями. 10На фиг. 1 изображена структурнаяэлектрическая схема предложенногоустройства; на фиг. 2 - структурнаяэлектрическая схема дискриминатора.Устройство для приема и передачи 15информации содержит первый 1 и второй2 буферные элементы, первый 3 и второй 4 дискриминаторы, первый 5 и второй 6 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый 7 и второй 8 элементы ИЛИ, первый 9 и второй 10 инверторы, третий 11 и четвертый 12 элементы ИСКЛЮЧАЮЩЕЕ ИПИ,Каждый дискриминатор содержит первый 13,. второй 14 и третий 15 резисторы, первый 16, второй 17 и третий 18транзисторы, первый 19, второй 20 итретий 21 инверторы, элемент ИЛИ-НЕ22, элемент И 23 и диод 24.Устройство работает следующим образом.В исходном состоянии на входах -выходах устройства присутствует третье (высокоимпедансное) состояние.На первых выходах дискриминаторов 3435при этом формируется логическая единица, на вторых выходах дискриминаторов 3, 4 - логический нуль. В результате на выходах первого и второго элементов 5, 6 ИСКЛЮЧАИ 1 ЕЕ ИЛИ 40формируется логическая единица, которая через первый 7 и второй 8 элементы ИЛИ поступает на первые управ"лянцие входы второго 2 и первого 1соответственно буферных элементов и 45переводит их выходы в высокоимпедансное состояние,При поступлении, например, на первый вход-выход логического сигнала("0" или "1") этот же сигнал появляется на первом и втором выходахдискриминатора 3, что приводит к появлению логического нуля на вйходепервого элемента 5 ИСКЛЮЧАЮЩЕЕ ИЛИэи - через первый элемент ИЛИ 7 - науправляющем входе второго буферногоэлемента 2, который при этом отпирается и транслирует на второй входвыход сигнал с второго выхода первого дискриминатора 3 (в прямом илиинверсном виде - в зависимости отзначения сигнала ("1" или "0) натретьем управляющем входе устройства). Одновременно логический нульс выхода первого элемента ИЛИ 7 через инвертор 10 и элемент ИЛИ 8 поступает на управляющий вход первогобуферного элемента 1, удерживая егов высокоимпедансном состоянии и разрывая таким образом нежелательнуюобратную связь между вторым и первымвходами-выходами. После исчезновениялогического сигнала с первого входавыхода устройство возвращается в исходное состояние. Аналогичным образом происходит передача с второго входа-выхода на первый вход-выход. Первый и второй управляющие входы обеспечивают возможность изменения направления пере- . дачи информации. В исходном состоянии на первый и второй управляющие входы должны подаваться уровни логического О, что обеспечивает двунаправленную передачу между первым и вторым входами-выходами, При подачео на первый (или второй) управляющийе вход устройства уровня логической 1 второй (или первый) буферный элемент 2 (1) переходит в высокоимпедансное состояние, и трансляция сигналов с первого входа-выхода на второй вход- выход (с второго входа-выхода на первый вход-выход) прекращается,В качестве входного усилителя использован дискриминатор 3 (4) с высоким входным сопротивлением.Резистор 14 осуществляет защиту дискриминатора 3 (4) от выхода из строя при случайном попадании на входы-выходы устройства больших уровней напряжения и увеличивает входное сопротивление дискриминатора 3 (4), Резисторы 13, 15 задают уровни логического нуля на входах инвертора 19 и элемента И 23 при закрытых транзисторах 16 и 18. Диод 24 служит для смещения уровня напряжения на величину порядка 0,7 В между эмиттерами транзисторов 16 и 17. При нулевом уровне напряжения (0-0,8 В) на выходе дискриминатора 3(4) транзисторы 16 и 18 закрыты, транзистор 17 открыт. На вход инвертора 20 передается вход.ыле ндпвяжение в сумме с падениемна. ряжения на эмиттерном переходетранзистора 17. Это суммарное напряжение соответствует для ш вертора 20уровню логического нуля, при этом навтором выходе дискриминатора 3(4)формируется логическая единица, а начетвертом выходе - логический нуль.Запирание транзистора 16 вызывает 10 15 20 25 30 35 40 45 50 55 появление уровня логического нуля навыходе инвертора 19 и логической единицы - на первом выходе дискриминатора 3(4). Запирание транзистора 18 вызывает появление логического нуля навтором входе элемента И 23 и на третьем выходе дискриминатора 3(4).При наличии на входе дискриминатора 3(4) уровня логической единицы(больше 2 В) на первом, втором и третьем выходах дискриминатора 3(4) формируются уровни логического нуля, Через инвертор 21 и элемент ИЛИ-НЕ 22логический нуль поступает и на четвертый выход дискриминатора 3(4).При наличии на входе дискриминатора 3(4) напряжения 1,3-1,9 В, чтосоответствует третьему состоянию входов-выходов устройства, на входе инвертора 20 формируется уровень логической единицы, на входе инвертора19 - уровень логического нуля, Транзистор 18 открыт током, протекающимчерез открытый транзистор 16, на втором входе элементе И 23 формируетсяуровень логической единицы. В результате на первом и третьем выходахдискриминатора 3(4) устанавливаютсяуровни логической единицы, а на втором и четвертом выходах - уровни логического нуля,Если на вход дискриминатора 3(4)не подается напряжение, что соответствует обрыву внешних цепей, подключенных к входам - выходам, из-за отсутствия базового тока заперты всетри транзистора 16 - 18. На входе инвертора 19 и на втором входе элемен-,та И 23 формируется уровень логического нуля, а на входе инвертора 20уровень логической единицы, При этомна выходах инверторов 20 и 21 и элемента И 23 формируется уровень логического нуля, на первом и четвертомвыходах дискриминатора 3(4) - уровнилогической единицы.Таким образом, на первом и второмвыходах дискриминатора 3(4) формируются уровни, определяющие логическоезначение сигнала на входе дискриминатора 3(4), а на третьем и четвертом выходах - уровни, позволяюп 1 ие контролировать состояние линии, подключенной к входу дискриминатора 3(4): логическая единица на третьем выходе дискриминатора 3(4) появляется при переходе линии в третье состояние, а на четвертом выходе дискриминатора 3(4) - при отсоединении внешних связей или обрыве линйи,Использование предлагаемого устройства позволяет организовать магистрали для двунаправленной передачи дМнных, представленных сигналами положительной,.отрицательной ло"ики или сигналами с тремя состояниями; преобразовывать положительную логику в отрицательную и наоборот, что особенно важно для современных систем, построенных на микропроцессорных комплектах, и, кроме того, при необходимости изменять направление передачи данных или прерывать передачу данных, благодаря чему можно использовать устройство в системах управления для изменения структуры (конфигурации) объекта управления. Наконец, использование устройства позволяет эффективно контролировать исправность каналов передачи данных и повышает надежность и ремонтопригодность систем передачи данных.Формул а изобретения1. Устройство для приема и передачи информации, содержащее первый и второй буферные элементы, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и первый и второй инверторы, при этом выходы первого и второго буферных элементов являются соответственнопервым и вторым входами-выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем, передачи как сигналов инверсной двузначной логики, так и сигналов с тремя логическими значениями, введены два элемента ИЛИ, третий и четвертый элементы ИСКЛЮЧйЩЕЕ ИЛИ и первый и второй дискриминаторы, первые выходы которых соединены с первыми входами соответственно первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых соединены с первыми входами соответственно первого и второго эле ментов ИЛИ, вторые входы которых35 подключены к выходам соответственно1 первого и второго инверторов, входы которых соединены с первыми входами соответственно первого и второго бу 5 фгрных элементов, вторые входы которых подключены к выходам соответственно третьего и четвертого элементов ЦСИПОЧАЮЩЕЕ ИЛИ, первые входы которых подключены к вторым выходам соответственно второго и первого дискриминаторов, входы которых подключены к выходам соответственно второго и первого буферных элемен" тов, при этом второй выход первого 15 дискриминатора соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход второго дискриминатора соединен с вторым входом второго элементаИСКЛЮЧАЮЩЕЕ ИПИ, выход втоторого элемента ИЛИ подключен к входу первого инвертора, выход первого элемента ИЛИ соединен с входом второго инвертора, второй вход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен 25 к второму входу четвертого элемента ИСКЛЮЧАЗМ 5 ЕЕ ИЛИ и является третьим управляющим входом устройства, первым и вторым управляющими входами которого являются третьи входы соответственно первого и второго элемен тов ИЛИ, а третий и четвертый выходы первого дискриминатора являются соответственно первым и вторым контрольными выходами устройства, третьим и четвертым контрольными выхо,дами которого являются соответственно третий и четвертый выходы второго дискриминатора. 2. Устройство по и, 1, о т л и - ч а ю щ е е с я тем, что каждый дискриминатор содержит три транзистора, три резистора, три инвертора, элемент ИЛИ-НЕ, элемент Я и диод, анод которого соединен с входом первого инвертора, с первым выводом первого резистора и с эмиттером первого транзистора, база которого соет динена с первым выводом второго резистора и с базой второго транзистора, эмиттер которого подключен к катоду диода и к входу второго инвертора, выход которого подключен к первому входу элемента ИЛИ-НЕ, второй вход которого соединен с выходом третьего инвертора, вход которого подключен к выходу первого инвертоОра и к первому входу элемента И, второй вход которого соединен с первым выводом третьего резистора и с колдектором третьего транзистора, база которого подключена к коллектору первого транзистора, выход элемента И соединен с третьим входом элемента ИЛИ-НЕ, второй вывод первого резистора, второй вывод третьего резистора и коллектор второго транзистора подключены к общей вине питания, эмиттер третьего транзистора подключен к положительной шине питания, при этом второй вывод второго резистора является входом дискриминатора, первым, вторым, третьим и четвертым выходами которого являются соответственно выход первого инвертора, выход второго инвертора, выход элемен - та И и выход элемента ИЛИ-НЕ.1497753 ле Составитель О,Гдактор А,Маковская Техред Л.Олийнык ектор А,Козор Заказ 4458/56 Тирам 626 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.уигород, ул. Гагарина, 1 О