Счетное устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 9) (1 А 1. В 03 К 23/00 обработки цифровой изобретения - попы но в устроиствах информации, Це 7 ь шени надежности ствО содержит вхо 2 уст;1 вовки, матр 4 установки, счет трой блокВве;Ееторд о СССР1983СССР1980. тельст К 21/О ечьство23/00 ТВО н 1 буферно о рег7, формироватечяппфрдеора 9 позвокость счетного ус1 ор 1 пОЕального ув льс -ится к им (ть исполь П.Ч и с и 1.ь з ова н ных ол еме нт ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИПРИ ГННТ СССР ОПИСАНИЕ ИЗОБРЕТЕН Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение отнной технике и может б устроиства. дную шину 1, ицу 3 памяти, чик 5 адресаистрд 6, сумм 8 импульсов и ляет увеличит тройства без еличения калиИзобретение тн 1 спт я к импул вв ной технике и может быть испочь 1 нан 1 в аппаратуре обработки цифр 1 вой информации.Пель изобретения - пнышениг надежности устройства путем его упрощения.На фиг. 1 показана Функциональная схема прсдлагаелого устройства; на фиг. 2 - Формирователь импульсов; на фиг. 3 - блок установки.Устройство ,фиг. 1) содержит входную шину 1, шину 2 установки, матрицу 3 памяти блок 4 установки, счетчик 5 адреса, буферный регистр 6, сумматор 7, Формирователь 8 импульсов и дешифратор 9 нулевог о адреса, выход которого соединен с установочным входом Формирователя импуль - сов и синхровходом блока установки, первый выход последнего подключенк установочному входу счетчика адреса, а второй выход к установочному входу буферного регистра, к входу переноса сумматора и к первому управляющему входу формирователя импульсов, второй управляющий вход которого подключен к выходу переноса сумматора, шина 2 установки соединена с информационным входом блока установки, входная шина 1 подключена к синхровходам счетчика 5 адреса, де 1 шфратора 9 нулевого адреса и формирователя импульсов, первый выход последнего подключен к синхровходу буферного регистра, а второй выход к входу записи матрицы памяти, информационные выходь счетчика 5 ад -реса соединены с информационными входами дешифратора 9 нулевого адреса и с адресными входами матрицы памяти. Информационные входы и выходы буферного регистра соединены соответственно с информационными выходами матрицы памяти и с первыми информацггонньми входамгг сумматора, вторые информационные входы которого подключены к нулевой шине, а информационные выходы - к информационнымвходам матрицы памяти.формирователь 8 импульсов (фиг, 2) содержит первый 10, второй 11 и третий 12 элеленть И-НЕ, инвертор 13 и триггер 14, тактовый вход которого соединен с выходом первого элемента И - НЕ и является вторым выходом формирователя импульсов, вход асинхронной установки триггера 14 в "1" яв -пя гся установочным входом формироватР 1 я гмпул ьс он инверсный Вьход триг -гера соединен с первым входом третьего э 1 елета 11-НЕ 12 второй вход ко-трого является первым управляющимвходом Формирователя импульсов, авыход соединен с первыми входамипервого 10 и второго 11 элементов ИНЕ, второй вход первого элемента И-НЕсоединен с выходом инвертора 13, входкоторого подключен к синхровходу формирователя импульсов и к второмувходу второго элемента И-НЕ, выходкоторого является первым выходомФормирователя импульсов.Блок 4 установки (фиг. 3) содержит первый 15 и второй 16 триггерыи элемент И 17, выход которого является первым входом блока установки и соединен с информационным входом второго триггера, выход которогоявляется вторым выходом блока установки, а тактовый вход соединен стактовым входом первого триггераи является синхровходом блока установки, первый вход элемента И соединен с выходом первого триггера,а второй вход подключен к информационному входу первого триггера иявляется информационным входом блока установки.После включения напряжения питания состояния триггеров 14 и 16,счетчика 5 адреса и матрицы 3 памяти неопределенны.Состоянием триггера 15 можно пренебречь, так как на шине 2 установкиприсутствует логический "0", Поэтому 40на первом выходе блока 4 установкисоздаЕтся нулевой уровень, которыйне мешает работе счетчика 5 адреса.При подаче на входную шину 1 импульсной последовательности посленекоторой серии счетчик 5 адреса становится в положение, соответствующее нулевому состоянию.Дешифратор 9 выдает импульс нулевого адреса, который поступает натактовый вход триггера 14 формирова теля импульсов и тактовый вход триггеров 15 и 16 блока установки.Допустим, что на инверсном выходе триггера 15 нулевой потенциал,Тогда, учитывая, что на шине 2 уста новки, соединенной с информационнымБ-входом триггера 16, присутствуетнулевой потенциал ,сигнал установкиотсутствует), импульс с дешифраторановки не изменяется и по-прежнемуравно нулевому потенциалу. Если навтором выходе блока 4 установки (иц 5версный выход триггера 16) нулевой потенциал, то в момент прихода импульса на тактовый вход триггера 16на информационном входе присутствуетнулевой потенциал, триггер 16 перебрасывается и на втором выходе блокаустановки устанавливается высокий и от е нциал .Кроме это о, импульс по устацовочцому входу поступает на формироватечь8 импульсов, т.е, на 8-вход триггера14. Допустим, что триг гер 14 в результате воздействия импульса наБ-вход устанавливается, т.е, ца инверсном выходе появляется нулевойп от е нциал .Высокий уровень с триггера 16(инверсный выход) поступает навход элемента И-НЕ 12, а на второйвход этого элемента поступает низкийуровень. На выходе элемента 12 высокий потенциал, который поддерживаетв открытом состоянии элементы 10 и11. На их выходах присутствуют прямая и обратная входная импульсныепоследовательности,Во время прохождения импульса нулевого адреса на втором выходе формирователя импульсов присутствует высокий уровень, что соответствует режиму считывания из матрицы 3 памяти,л на первом выходе Формирователя Яимпульсов - низкий уровень, что соответствует режиму записи в буферный регистр 6.Однако, учитывая, что ца второмвыходе блока 4 установки логическая"1" на входе переноса сумматора 7 иразрешение работы буферного регистра 6, работу устройства це рассматривают, так как результат в этомслучае получается не прогнозируемый.Основным результатом в рассматриваемом варианте является установка триггеров 14, 15, 16.50На шину 2 подают сигнал установки,длительность котороо должна бытьбольше длительности цикла работысчетчика 5.Поскольку на инверсном выходе триг гера 15 вьсокий уровень и сигнал установки харак 1 ериэуется высоким уровнем, то на выходе элемента И 17 соз 25 30 5 14924 9 перебрасывает тригг ер 15, но сос - тояцие цл первом выходе блока устадается тлкж высокий уровень, который сбрасывает счстчик 5, что соответствует его переводу в нулевое состояние. В результате образуется им -гул ьс нулевого адрес лкоторый п сер в брлсывает триггер 16, триггер 15 (цл инверсном выходе - нулевой уровень) и триггер 14 (на инверсном вы-ходе - нулевой уровень).По окончации действия импульса нулевого адреса состоянис счетчика 5 адреса не изменяется, буферный регистр 6 находится в обцуленцом сос - тоянии, матрица 3 памяти переходит в режим записи, при котором и нулевую ячейку записывается нуль,По переднему нарастающему Фронту первого импульса (входная последовательность с шины 1) счетчик 5 адреса изменяет свое состояние и выставляет адреса первой ячейки. При этом состояние второго выхода блока 4 установки также не изменяется, состояние буферного регистра 6 обнуленное состояние. По окончациц действия импульса (в паузе) матрица 3 памяти переходит в режим записи и первая ячейка принимает "О".Цикл обнуления матрицы 3 памяти продолжается в т ение времени, определяемого емкостью счстчикл 5 лдреса и периодой следования входнойимпульсной последовательности.Как только сче тчик 5 адреса вновь вернется в нулевое состояние, цл выходе дешифрлторл 9 появляется импульс нулевого адреса, который ус - танавливает высокий уровень на инверсных выходах триггеров 15 и 16, так как на ицформлционном входе триггера 15 цулевои уровень.Высокий уровень на втором выходе блока установки снимает потенциал обнуляющий буферцьгй регистр 6, кроме этого, оц соответствует логической "1", действующей нл входе переноса сумматора,7.По окончании действия импульса нулевого адреса состояние счетчика 5 адреса не изменяется, буферный регистр 6 находится в режиме чтения, Из буферного регистра 6 считывается "О". Учитывая "1" цл входе переноса, с выхода сумматора 7 "1" записывается в нулевую ячейку матрицы 3 памяти, так клк цл ее установочном входе действует низкий потенциал.Рассмотрим состояние, при котором1 во всех разрядах нулевоЙ ячеЙки мат рицы 3 памяти записаны "1 . В момент импульса нулевого адреса происходит считывание иэ нулевой ячейки и за - пись в буферный регистр,По окончании действия импульса нулевого адреса буферный регистр переходит в режим считывания, а матрица памяти - в режим записи, при этом состояние счетчика 5 адреса еще 1 О не изменилось и соответствует адреу нулевой ячейкиВсе единицы из буФерного регист -5 ра 6 поступают на сумматор 7, на входе переноса которого также присутствует "1". В результате на выходе переноса появляется "1",а на запись в нулевую ячейку поступают "О",20Первый импульс устанавливает счетчик 5 адреса в состояние, соответствующее первой ячейке, переводит триггер 14 формирователя импульсов в состояние, при котором на его инверсном выходе появляется низкий уро - вень.Во время действия следующего импульса первая ячейка матрицы Э памяти 45 кения, повторяется. Формул а изобретенияСчетное устройство, содержащее входную шину, шну установки, матрицу памяти, счетчик адреса, блок установки,отличающееся тем, что, с целью повышения надежности путем его упрощения, в него введены буферный регистр, сумматор, формирователь импульсов и дешифратор нулевого адреса, выход которого соединен с установочным входом Формирователя импульсов и с синхровходом блока ус -находится в режиме считывания и отдает "О", а буферный регистр 6 - в режиме записи и принимает эти "О",По окончании действия этого им - пульса буферный регистр переходит в режим считывания, а первая ячейка - н режим записи. Поскольку в 35 буферном регистре б - "О", на входе переноса сумматора 7 -"1", то на выходе сумматора 7 в младшем разряде присутствует "1", что и записывыется в первую ячейку.Счетчик 5 адреса отрабатывает цикл, вновь организуется импульс нулевого адреса, и цикл записи информации в нулевую ячейку до ее заполтановки, пери й игхол которого подключен к установочному входу счетчика адреса, а второй выход - к уста-новочному входу буферного регистра, входу переноса сумматора и первому управляющему входу формирователя ,импульсов, второй управляющий вход которого подключен к выходу переносасумматора, шина установки соединена с информационным входом блока установки, входная шина подключена к синхровходам счетчика адреса, дешифратора нулевого адреса и формирователя импульсов, первый выход которого подключен к синхровходу буферного регистра, а второй выход - к входу записи матрицы памяти, информационные выходы счетчика адреса соединены с информационными входами дешифратора нулевого адреса и с адресными входами матрицы памяти, информационные входы и выходы буферного регистра соединены соответственно с информационными выходами матрицы памяти и с первыми информационными входами сумматора, вторые информационные входы которого подключены к нулевой шине, а информационные выходы - к информационным входам матрицы памяти, причем формирователь импульсов содержит первый, второй и третий элементы И-НЕ, инвертор и триггер, тактовый вход которого соединен с выходом первого элемента И-НЕ и является вторым выходом формирователя импульсов, вход асинхронной установки триггера в "1" является установочным входом формирователя импульсов, инверсный выход триггера соединен с первым входом третьего элемента И-НЕ, второй вход которого является первым управляющим входом формирователя импульсов, а выход соединен с первыми входами первого и второго элементов И-НЕ, второй вход первого элемента И - НЕ соединен с выходом инвертора, вход которого подключен к синхровходу формирователя импульсов и к второму входу второго элемента И-НЕ, выход которого является первым выходом Формирователя импульсов, а блок установки содержит в своем составе. первый и второй триггеры и элемент И, выход которого является первым входом блока установки и соединен с информационным входом второго триггера, выход которого является вторым выходом блока установки, а тактовый149243 вход соединен с тактовым входом перСоставитель П. СмирновТехред А.Кравчук Редактор Н. Гунько Корректор М. Васильева Заказ 3894/57 Тираж 884 Подпис ноеВНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 45 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 вого триггера и является синхровхадам блока установки, первый входзлемента И соединен с выходом первого триггера, а второй вход подключен к информационному входу первоготриггера и является информационнымвходом блока установки,