Аналого-дискретное интегрирующее устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИН О 9) Б 0 П 1) 4 О 06 О 7/1 ПИСАНИЕ ИЗОБРЕТВТОРСНОМУ СВИДЕТЕЛЬСТВУ УДАРСТВЕННЫЙ КОМИТЕТИЗОБРЕТЕНИЯМ И ОТНРЫТИЯ ГКНТ СССР(71 ) Институт проблем моделирования в энергетике АН УССР, СпеЦиальное конструкторско-технологическре бюро средств моделирования Института проблем моделирования в энергетикеАН УССР.(56) Авторское свидетельство СССР У 875407, кл. О 06 О 7/186, 1979.Авторское свидетельство СССР Ф 1327128, кл. О 06 О 7/186, 1985. ,(54) АНАЛОГО-ДИСКРЕТНОЕ ИНТЕГРИРУ 10- ЩЕЕ УСТРОЙСТВО(57) Изобретение относится к вычислительной технике, а именно к гибридным вычислительным устройствам, и предназначено для длительного и точного интегрирования произвольно меняющихся Функций времени. Целью изобретения является повышение точности интегрирования. Цель достигается введением в аналого-дискретное интегрирующее устройство второго нуль-органа 11 и анализатора 12 с,соответствующими связями, что позволяет на основе анализа знаков входного сигнала, выходного напряжения аналогового интегратора 1 и зчака подынтегральной Функции реализовать после достижения выходным напряжением аналогового интегратора 1 порогового уровня такое . управление знаком подынтегральной Функции, при котором для данной полярности входного сигнала знак приращения интеграла бып бы направлен всег .да внутрь шкалы, Это позволяет исполь.зовать его для длительного и точного интегрирования любых знакопеременных С сигналов, вплоть до импульсных, и представлять результат интегрирования Б в циФровом коде. 4 ил,146236Изобретение относится к вычислительной технике, а именно к гибридным вычислительным устройствам, и предназначено для длительного и точного интегрирования произвольно меняющихся Функций времени.11 ель изобретения - повышение точности интегрирования.На Фиг.1 показана функциональная схема предлагаемого устройства; на фиг.2 - схема анализатора знака; на Фиг.3 в . таблица истинности и таблица прошивки анализатора; на фиг.4 - временные диаграммы эпюр напряжений 15 на выходах основных блоков устройства.Аналого-дисКретное интегрирующее устройство (Фиг.1) состоит из аналогового интегратора 1, компараторав 20 2 и 3, переключателя 4 подынтегральной Функции, элемента ИЛИ 5, управляющего триггера 6, блока 7 управления направлением счета, формировате.-. ля 8 импульсов, реверсивного счетчи ка 9, первого нуль-органа 10, второго нуль-органа 11 и анализатора 12 знака.Анализатор 12 знака (Фиг.2) выполнен на собственном анализаторе 13 и 30 Формирователе 14 импульса.Анализатор 13 выполняет анализ энакон согласно таблице истинности, формируя сигнал Сч, и выполнен на микросхеме 556 РТ 4, первый, второй и третий входы (адресные) которой соединены с соответствующими входами блока, а четвертый вход (выборки) - с четвертым входом блока.Устройство работает следующим 40 образом.В зависимости от величины входного сигнала можно выделить два характерных режима работы устройства. Первый режим работы возникает, когда входной сигнал ц по модулю больше напряжения дрейфа е аналогового интегратбра и 1 е 1). После пуска устройства входной сигнал, например ц 0 (ЗнХ=О), поступает через переключатель 4 на первый вход (ЗнХ=0) аналогового интегратора 1. Как только выходное напряжение аналогового интегратора 1 имеющее положительное приращение, достигнет положительного порогового уровня (ЗнЕ=О), срабатыва" ет комларатор 2. Анализатор 12 знака к этому моменту имеет на своих входах информацию о знаках, которая 5 2соответствует первой строке (ЗнХ =О, ЗнХ=О, ЗнЕ=О) в таблице истинности, приведенной на Фиг.3, где ЗнХ - знак подынтегральной функции; ЗнХ - знак входного сигнала; ЗнЕ - знак выходного напряжения аналогового интегра тора 1.Следовательно, при появлении управляющего сигнала компаратора 2 анализатор 12 знака формирует счетный импульс Сч, который изменяет знак подынтегральной Функции (ЗнХ=1), и переключатель 4 передает входной сигнал на другой вход аналогового интегратора 1. Это приводит к изменению знака приращения интеграла, и выходное напряжение аналогового интегратора 1 устремляется к отрица" тельному пороговому уровню, при достижении которого (Зим=1) срабатывает компаратор 3. Анализатор 12 знака к этому моменту будет иметь на своих входах информацию о знаках, которая соответствует шестой строке (1,0,1) в таблице истинности. Следовательно, при появлении. управляющего сигнала компаратора 3, анализатор 12 знака формирует счетный импульс Сч, который изменяет знак подынтегральной функции (ЗнХ =0), и переключатель 4 передает входной сигнал на первый вход аналогового интегратора 1. Это приводит к изменению знака приращения интеграла, и выходное напряжение аналогового интегратора 1 устремляется к положительному пороговому уровню, и т.д. Если входной сигнал отрицательный (и (0), то срабатывает вначале компаратор 3 и в анализаторе 12 знака реализуется седьмая строка (0.,1,1) таблицы истинности, а затем компаратор 2 и чет.-. вертая строка (1,1,.0) таблицы истинности. Счетные импульсы Сч с анализатора 12 знака поступают в счетчик 9, который в соответствии с направлением счета, Формируемьпя блоком 7, накапливает в цифровом коде результат интегрирования.Второй режим работы устройства возникает, когда входной сигнал и по модулю меньше напряжения дрейфа е аналогового интегратора или равен нулю (О ьи 1 4 е 1). В качестве примера рассмотрим случай, когда напряжение дрейфа и входной сигнал положительные (еО, ц ) О). Так как напряжение дрейфа приложено к иннерс14623 ному входу налогового интегратора,то после пуска выполняется интегрирование величины и-е 10, и выходноенапряжение аналогового интегратора,1 5имея отрицательное приращение,устремляется к отрицательному пороговому уровню, при достижении которого срабатывает компаратор 3. Анализатор 12 знака к этому моменту имеетна своих входах информацию о знаках,которая соответствует пятой строке(0,0,1) таблицы истинности. Следовательно, при появлении управляющегосигнала компаратора счетный импульс 15(Сч=О) не Аормируется, знак подынтегральной Функции не изменяется и выходное напряжение аналогового интегратора продожкает изменяться в сторону насыщения. Однако через заданноевремя Формирователь 8 Формирует сигнал разряда интегрирующих конденсаторов, благодаря чему выходное напряжение аналогового интегратора возвращается в пределы шкалы, после чего 25процесс повторяется. При других комбинациях полярности дрейфа, вкодногосигнала и знака подынтегральной функции в анализаторе знака реализуютсявторая, третья и восьмая строки таб- д 0лицы истинности и счетный импульстакже не Формируется. Таким образом,накопления интеграла при 0 ц ( 1 е 1не происходит.Расммотрим работу устройства приизменении полярности входного сигна-,.ла Известно, что любое изменение полярности входного сигнала приводитк изменению знака приращения интеграла и это выполняется всегда, когдавыходное напряжение аналогового интегратора находится внутри шкалы, Од."нако если изменение полярности входного сигнала происходит, когдавыходное напряжение аналогового интегратора находится за пределамишкалы (присутствует управляющийсигнал компараторов), то знак приращения интеграла не изменяется, аустройство при этом работает следующим образом. Пусть входной сигнал(например, Аиг.4 а) поступает напервый вход аналогового интегратора1. При достижении выходным напряжением аналогового интегратора 1 положительного порогового уровня срабатывает компаратор 2. Анализатор 12знака, реализуя первую строку (0,0,0)таблицы истинности, Формирует счет 65ный импульс (фнк.4 з), который иэ.тняет знак подынтегральной Функции (Аиг.4 г) что приводит к изменению знака приращения интеграла, и выходное напряжение аналогового интегратора 1 начинает изменяться к противоположному пороговому уровню (фиг,46). Однако в точке 1 (фиг.4 а) происходит изменение знака входного сигнала (Фиг.4 д). Так как управляющий сигнал компаратора присутствует (Фиг.4 в), то анализатор 12 знака, реализуя четвертую строку (1,1,О) таблицы истинности, Аормирует счетный импульс Сч (Фиг.4 з), который изменяет знак подынтегральной Аункции (Аиг.4 г), что позволяет сохранить знак приращения интеграла оез изменения, и выходное напряжение аналогового интегратора 1, изменяясь, входит внутрь шкалы (кривая 2, фиг.4 б).Таким образом, формирование управления знаком подынтегральной функции на основе анализа знаков входного сигнала, выходного напряжения аналогового интегратора и знака подынтегральной Аункцин позволяет после достпжения выходным напряжением аналогового интегратора порогового уровня (при наличии управляющего сигнала компэратора) установить такой знак подынтегральной Аункции, при котором для данной полярности входного сигнала знак приращения интеграла будет всег" да направлен внутрь шкалы. Формула из обретения Аналого-дискретное интегрирующее устройство, содержащее аналоговый интегратор, информационные входы ко-. торого через переключатель подключены к входу устройства, а выход аналогового интегратора соединен с информационными входами первого и второго компараторов и входом первого нуль- органа, выход которого подключен к первому входу блока управления направлением счета выходы компараторов через элемент й 1 И соединень. с входом Формирователя импульсов, выход которого подключен к входу приведения в исходное состояние аналогового интегратор, управляющий триггер, выход которого соединен с управляющим входом переключателя и вторым входом блока управления направлением14623счета, выход которого соединен с входом управления направлением счета1реверсивного счетчика, выход которого является выходом устройства, о т -5 л и ч а ю щ е е с я тем, что, с целью повыщения точности интегрировання, в него введены второй нуль-оргЬн и анализатор знака, первый адреснЫЙ вход которого соединен с выходом управляющего триггера, второй и тре 65 6тий адресные входы подключены к выходам первого и второго нуль-органовсоответственно, вход выборки соединен с выходом элемента ИЛИ, а выходподключен к входу управляющего триггера, к третьему входу блока управления направлением счета и счетномувходу реверсивного счетчика, причемвход второго нуль-органа соединен свходом устройства.ЗМХ ЭИХ ЗИ 21462365 едактор А.Огар аказ 716/50 Тираж 667 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям пр113035, Москва, Ж, Раушская наб д. 4/5 ГЕНТ СССР зводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина,10 г ЗмХ а зол ж Ы Составитель С.БеланТехред Л,Сердюкова Корректор Э,Лончако