Устройство для контроля последовательности выполнения модулей программ

) 4 С 06 Г 11/ Я ИСАНИЕ ИЗОБРЕТ ви СССР1979.ССР 1985.(57) Изобртике и вычи ет ыполне ОСУДАРСТВЕННЬЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМРИ ГКНТ СССР А ВТОРСКОМУ СВИДЕТЕЛ(56) Авторское свидетельствУ 842823, кл. С 06 Р 11/30,Авторское свидетельствоВ 1254493, кл. С 06 Р 11/30 СТВО ДЛЯ КОНТРОЛЯ ПОСЛТИ ВЫПОЛНЕНИЯ МОДУЛЕЙ тение относится к автомаслительной технике и исдля контроля правильносия программ в автоматизированных системах управления объектами и технологическими процессами. Цель изобретения - повышение достоверности контроля, Цель достигается тем, что устройство содержит блок 13 памяти, три элемента задержки 2,7 и 8, элемент И 10, два регистра 9 и 1 и схемы сравнения 3 и 4, счетчик 12 адреса, триггер 5, блок 6 индикации, преобразовательс соответствующими связями. Это обеспечивает разбивку программы на взаимосвязанные модули, обеспечивает автоматическое присвоение текущим адресам программы соответствующих номеров модуЛей и сравнение последовательности номеров модулей с хранящейся в блоке памяти, 2 ил.Изобретение относится к автоматике и вычислительной технике и используется для контроля правильности выполнения программ в автоматизирован"5ных системах управления объектами итехнологическими процессами, в стан"ках с числовым программным управлением и других устройствах и системах спрограммным управлением, ОЦелью изобретения является повышение достоверности контроля.На фиг.1 изображена структурнаясхема устройства; на фиг.2 - схемапреобразователя адреса в код номера 5: модуля программы.Устройство содержит преобразователь 1 адреса в код номера модуляпрограммы, первый элемент 2 задержки,первую 3 и вторую 4 схемы сравнения, 20триггер 5, блок 6 индикации, второй7 и третий 8 элементы задержки, пер, вый регистр 9, элемент И 10, второйрегистр 11, счетчик 12 адреса, блок13 оперативной памяти, выход блока 2514 оперативной памяти, вход 15 записи, адресный вход 16, тактовый вход17, информационный вход 18, вход 19признака записи, вход 20 признакаизменения адреса устройства, вход 21 30сброса, вход 22 записи эталонной последовательности,Преобразователь содержит регистр23, и блоков 24 -24 анализа адресовпрограмм, формирователь 25 сигналовначальной установки, шифратор 26, информационный вход 27, тактовый вход28, вход 29 записи, схемы 30, 31сравнения, регистры 32, 33, элементИ 34.40Устройство для контроля выполнения программы работает в следующихрежимах: запись в блок 1 адресов значений нижних и верхних границ участков модулей программ; запись в блок14 памяти последовательности номеровмодулей программ контролируемого процесса.Запись в блок 1 адресов значенийнижних и верхних границ участков мо 50дулей программ происходит следующимобразом.На вход 16 устройства поступаютадреса значений нижних и верхних границ участков модулей программ, кото 55рые записываются в соответствующиерегистры 32 и 33 узлов 24 анализадиапазонов шифратора. Этими действиями осуществляется запись верхних и нижних адресов модуля программ в соответствующий узел 24 анализа диапазона изменения адресов модуля, а порядковый номер узла анализа диапазона теперь будет соответствовать номеру модуля. Адреса, поступающие навход 27 шифратора 1 и принадлежащийодному из диапазонов адресов модуляпрограммыбудут зашифрованы порядковым номером узла 24 анализа,Режим записи в блок памяти ОЗУпоследовательности номеров модулейпрограмм контролируемого процесса.На вход 21 "Сброс" устройства подается сигнал, по которому произво"дится установка в "0" счетчика 12адреса и установка триггера 5 в исходное нулевое состояние, на блоке6 индикации индицируется нормальноефункционирование устройства. Значение содержимого счетчика 12 адреса,равное нулю,поступает на адресныйвход блока 14 памяти. На информационный вход 18 устройства подается кодномера первого модуля программы выполняемого технологического процесса,выход 18 устройства является информационным входом блока 14 памяти. Посигналу "Запись", поступающему с входа 19 устройства, в блоке 14 памятизапоминается номер первого модуляпрограммы, с которого начинается выполнение контролируемого процесса.Дпя записи последующих номеров модулей цикл повторяется с подачи сигнала на вход 20 устройства, которыйсоединен со счетным входом счетчика12 адреса, и увеличивает содержимоесчетчика на два, и это значение поступает на адресный вход блока 14памяти. Количество последовательности номеров модулей программы, записываемых в блок 14 памяти, определяется циклом контролируемого процесса, По завершении записи последовательности номеров программы в блок14 памяти подается сигнал "Сброс" навход 2 устройства, который устанавливает счетчик 12 адреса в "0". Значения регистров 9 и 11 равны нулю,линии сброса на,фиг,1 не показаны. Свхода 8 устройства поступает первыйсигнал, который разрешает прохождение информации с выхода регистра 11через элемент И 10 на вход регистра9, где и запоминается; сигнал, проходя через элемент 8 задержки поступает сигналом считывания в блок 1440з 14 памяти, а так как значение счетчика 2 адреса равно нулю, то содержимое нулевой ячейки блока 14 памяти считывается, поступает на вход регистра 1 и запоминается в нем. В нулевой ячейке блока 14 памяти бып записан первый номер модуля программы, с которого начинается технологический процесс; первый сигнал с входа 22 устройства, проходя через элемент 8 задержки поступает на счетный вход счетчика 12 адреса и увеличивает его содержимое на два, т.е. значение со" держимого счетчика 12 адреса стало равным двум. С установочного входа 22 устройства поступает второй сигнал, который разрешает прохождение информации с выхода регистра 11 через элемент И 10 на вход регистра 9, где и запоминается, т.ена регистре 9 записан первый номер модуля прог" раммы, с которого начинается процесс, далее содержимое регистра 9 будем называть номером текущего модуля программы; сигнал, проходя через эле" мент 7, поступает сигналом считывания в блок 14 памяти, при этом если значение счетчика 12 адреса равно двум, то содержимое второй ячейки блока 14 памяти считывается, поступает на вход регистра 11 и запоминается в нем. Во второй ячейке блока 14 памяти бып записан второй номер моду" ля программы выполняемого технологического процесса, далее содержимое регистра 11 будем называть номером следующего модуля программы; сигнал с выхода элемента 7 задержки, проходя через элемент 8 задержки, поступает на счетный вход счетчика 12 адреса и увеличивает его значение на два, т.е. содержимое счетчика 12 адреса равно четырем.. После выполнения подготовительных операций устройство готово к работе. Работа устройства происходит следующим образом.В процессе выполнения программы, управляющей технологическим процессом, происходит формирование адресов программы, которые по адресному входу 16 поступают на вход 27 блока 1 и сопровождаются тактовым сигналом на входе 17 устройства, который поступает на вход 28 шифратора 1. По сигналу на входе 17 шифратор 1 осуществляет сравнение текущего адреса программы (по входу 16 устройства) с 623254 пределами значений нижних и верхнихграниц адресов модулей и формируетсяпозиционный код номера модуля программы, который подается на первый 5вход схемы 3 сравнения, По этому жесигналу, который поступает на управляющий вход схемы 3 сравнения, происходит сравнение значения регистра(номера текущего модуля, записанногов блок 14 памяти) с реальным номером,который поступает из шифратора 1В случае равенства значений коданомера выполняемого модуля, поступающего с блока 1 оцифровки, и кода номера текущего модуля, хранящегося врегистре 9, на втором выходе схемы 3сравнения появляется сигнал, поступающий на триггер 5, который устанавливается в нулевое состояние, иблок 6 индикации указывает на нор"мальное функционирование технологи"ческого процесса.В случае неравенства на первом 25 выходе схемы 3 сравнения появляетсясигнал, который поступает на управляющий вход второй схемы 4 сравнения,На первый вход второй схемы 4 сравнения при этом поступает код номера выЗ 0 полняемого модуля, поступающего сблока 1, а на второй вход второй схемы 4 сравнения поступает номер следующего модуля программы, хранящегосяв регистре 11. В случае неравенства 35на втором выходе второй схемы 4 сравнения появляется сигнал, который производит установку триггера 5 в еди" ничное значение, при этом блок 6 индикации укажет на сбой в технологическом процессе. В случае равенства на первом выходе второй схемы сравнения 4 появляется сигнал,. который разрешает прохождение через элемент И 10 информациис регистра 11 на вход регистра 9 иодновременно поступает на вход записи регистра 9, т.е. код номера следующего модуля записался в регистр11 и стал кодом номера текущего модуля; проходя через элемент 7 задержки, поступает на элемент 8 задержки, на вход Считывание" блока14 памяти и информация из блока 4памяти поступает на вход регистра11на Вход записи регистрачтоприводит к запоминанию на регистре11 нового кода номера следующего модуля; проходя через элемент 8 задержки, поступает на счетный вход счетчи623256 1, Устройство для контроля после" довательности выполнения модулей программ, содержащее блок оперативной памяти, три элемента задержки, элемент И, первую схему сравнения, первый и второй регистры, о т л и - ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в устройство введены вторая схема сравнения, счетчик адреса, триггер, блок индикации и преобразователь адреса в код номера модуля программ, причем входы адреса и признака адреса уст" ройства соединены соответственно с информационным входом и входом записи преобразователя адреса в код номера модуля программ, выход которого соединен с первыми входами первой и второй схем сравнения, тактовый вход устройства соединен непосредственно с тактовым входом преобразователя адреса в код номера модуля программ и через первый элемент задержки - с входом считывания шифратора адреса и тактовым входом первой схемы сравнения, выходы равенства и неравенства которой соединены соответственно с первым входом установки нуля тригге" ра и с тактовым входом второй схемы сравнения, выход первого элемента И соединен с информационным входом первого регистра, выход которого соединен с вторым входом первой схемы сравнения, выход второго регистра соединен с первым входом элемента И и вторым входом второй схемы сравнения, выход равенства которой соединен непосредственно с признаком записи первого регистра и вторым входом 2, Устройство по п.1, о т л и -ч а ю щ е е с я тем, что преобразоЗ 0 ватель адреса в код номера модуляпрограммы содержит регистр адреса, формирователь сигналов начальной установки, шифратор и блоков анализа адресов программ, каждый из которых содержит две схемы сравнения, два 35регистра, элемент И, причем информационный вход регистра адреса подключен к информационному входу преобразователя, выход регистра адреса сое динен с первыми информационными входами первой и второй схем сравнения д-го блока анализа адресов программ (1 4 д (и), вторые информационные входы первой и второй схем сравнения со 45 50 5 14 ка 12 адреса, т. е. увеличивает значение счетчика на два - подготавливает содержимое счетчика 3 адреса к следующему изменению последовательности номеров модулей программ,Технологический процесс представляет собой бесконечную последователь ность циклов, такую последователь"ность невозможно разместить в блоке 14 памяти, да и нецелесообразно. , :Поэтому за два такта до завершения ., одного цикла и началом другого в предлагаемое устройство по входу 21 подается сигнал "Сброс", который устанавливает счетчик 12 адреса в "О", что и является началом нового цикла. Формула изобретения 5 10 15 20 25 элемента И, и через второй элементзадержки - с входом записи второгорегистра, с входом признака считывания блока оперативной памяти, черезтретий элемент задержки - со счетнымвходом счетчика адреса, вход началь"ной установки устройства соединен свходом установки начального адресасчетчика адреса и вторым входом установки нуля триггера, выход которогосоединен с входом блока индикации,вход признака изменения адреса устройства соединен со счетным входомсчетчика адреса, выход которого соединен с адресным входом блока оперативной памяти, выход которого соеди"нен с информационным входом второгорегистра, информационный вход устройства, вход признака записи устройства соединены . соответственно с информационным входом и входом записиблока оперативной памяти, вход считывания эталонной последовательностиустройства соединен с входом второгоэлемента задержки,единены соответственно с выходамипервого и второго регистров ь-го блока анализа адресов программ, информационные входы регистров д-го блокаанализа адресов программ подключенык соответствующему выходу формирова"теля сигналов начальной установки,вход разрешения которого являетсявходом записи преобразователя, выходы первой и второй схем сравнения 1 го блока анализа адресов программсоединены соответственно с первым ивторым входами элемента И, выход которого подключен к соответствующемувходу шифратора, входы разрешения/ 1462325 8первой и второй схем сравнения 1-го ключецы к тактовому входу преобраэоблока анализа адресов программ под- вателя,Составитсль И е Сигзловедактор О.Спесивых Техред Л.Олийнык Корректор С. Шекма Гагарина,1 1Производственно-издательский комбинат Патент , г.ужгород Заказ 7 4/48 Тираж 667 ВНИИПИ Государственного комитет 113035, Москва, Подписноео изобретениям и открытиям при ГКНТ ССС35, Раушская наб д. 4/5