Преобразователь перемещения в код

"4ййВЛ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зф 1 с:(2 (2 аев,088,8)свидетельство СССН 03 М 1/26, 1968.видетельство СССРН 03 М 1/26, 1970.ВАТЕЛЬ ПЕРЕМЕЩЕНИЯ ся к област ной техники нос слител зования для испо ях перем нкционал ователь, нт счит нные по ещении в кьной надежсодержащий ывающие элеметоду двой- ей-формиросилит ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ 4073580/24-2402.06,8615.06,88. Бюл. В 22(57) Изобретениеавтоматики и вычии предназначенов преобразователДля повышения фуности в преобразкодирующий элемементы, расположеной щетки, блок вателей, четыре группы элементов И,элемент ИЛИ, пять элементов И, четыреинвертора, введены триггер, элементИЛИ. Если снимаемый с выхода младшего разряда блока усилителей-формирователей сигнал равен нулю, то на выход преобразователя проходят сигналыс "опережающих" считывающих элементов, если же он равен единице, тосигналы проходят с "запаздывающих"элементовПерекоммутация сигналовосуществляется триггером, двумя группами элементов И, щним инвертороми одной группой элементов ИЛИ. Состояние других выходов преобразователяопределяется состояниями считывающихэлементов нечетного основания. Приединичном сигнале элемента младшегоразряда сигнал на выходе преобразователя снимается с "опережающих" элементов, а при нулевом - с "отстающих". 2 ил, 1403371рожки.В таблице приведен пример для оснований Р, =4, Р =3, Р =5.Рисунок дорожек преобразователя с кодом в СОК младших оснований наносится для значений двух соседних нулевых разрядов (как показано на фиг,2) - для четного Р, основания и нечетных, например, для Р =3.В исходном состоянии, соответствующем нулевому положению кодирующего элемента 9, триггер 25 установлен в 50 55 Изобретение относится к автоматике и вычислительной технике и предназначено для использования в преобразователях перемещений в цифровой код.Целью изобретения является повышение функциональной надежности преобразователя,На фиг,1 представлена структурнаясхема преобразователя; на Фиг.2временные диаграммы, поясняющие работу преобразователя.Преобразователь содержит считывающие элементы 1-7, блок 8 усилителейформирователей, кодирующий элемент 9, 5группы 10-13 элементов И, элементы И14 - 20, элементы ИЛИ 21-24, триггер25, инверторы 26-29, выходные шины30 и 31, на фиг.2 представлены сигналы 32 четного основания, 33 - нечетного при Р=Э (Р - основание), 34 -нечетного при Р=5, 32-45 - условноерасположение элемента 1 относительнодорожки четного основания,Преобразователь работает следующим 25образом.Периодичность повторения единицына выходе считывающего элемента 1 ненарушается во всем диапазоне кодовойшкалы, поэтому соответствующая этомуэлементу 1 дорожка младшего разрядачетного основания, представляющаяпоследовательность нулей и единиц,может быть использована в качествесинхронизирующей; Считывающие элементы 4 и 5 младших разрядов нечетного35основания, имеющих последовательностьнулей и единиц, на границах периода,равного величине основания, Формируютдва рядом стоящих нуля для значения40остатка, равного основанию и нулю.На каждом нечетном периоде повторениезначения младшего разряда нечетногооснования совпадает со значениямисинхронизирующей дорожки, а на четныхпериодах является инверсным относительно той же синхронизирующей донулевое состояние. Если сигнал, снимаемый с выхода блока 8, соответствующего элементу 1, равен О, то сигналы снимаются с элементов 2, если он равен 1, то с элементов 3. Перекоммутация элементов 2 и 3 осуществляется с помощью элементов И 10,1, 10,2, 11. 1, 11.2, элементов ИЛИ 22, 1, 22.2 и инвертора 28, при этом, если сигнал на выходе инвертора 28 равен логической единице, то сигналы снимаются по шинам 30 с элементов 2, если логическому нулю, то с элементов 3.Пока элементы 4 и 5 находятся в области отсутствия рисунка на дорожке младшего разряда нечетного основания, сигнал с элемента 1 через элемент И 19,20, элемент ИЛИ 23 и открытый элемент И .18 проходит на выход и повторяет значение младшего разряда четного основания. При этом элемент И 19 открыт единичным потенциалом с инверсного выхода триггера 25, а элемент И 18 - единицей с выхода инвертора 29,.Когда элемент 1 окажется в точке 34 (фиг.2, ситуация 1), то на выходе инвертора 29 появляется запрещающий сигнал, который присутствует, пока элемент 1 не окажется в точке 39 (ситуация 1). В этот же момент времени на выходе элемента И 17 появляется сигнал "1", который устанавливает триггер 25 в единичное состояние. В этот момент времени на выходе инвертора 29 появляется инвертированное значение сигнала, снимаемого с элемента 1, которое через открытый элемент И 18 подается на выход преобразователя. Когда элемент 1 окажется в точке 45 (ситуация 2), сигнал единицы появляется на выходе элемента И 16, который вернет триггер 25 в нулевое состояние и с шины 31, соответствующей младшему разряду нечетного основания, снимается прямое значение младшего разряда четного основания. Если значение младшего разряда не- четного основания единица, то снимается результат с "опережающих" элементов 6, если нуль, то с "отстающих" элементов 7, результат преобразования снимается по шинам 30 и 31,Преобразователь обладает высокой разрешающей способностью, выражающейся в исключении неразрешенных ситуаций в3371 10 15 20 25 30 35 40 45 910 11 12 13 14 15 1 ОО 1 О 1 О 1 О О 1 О О О О 1 О 1 О О з 140Упрощение рисунка дорожки младшего разряда нечетного основания позволяет снизить требования на допуск при установке опережающихи "запаздывающих элементов данного разряда, что позволяет снизить и в ряде случаев вообще устранить погрешность отсчетов при переходе от одной . комбинации к другой за счет установки элементов 2-7, что ведет к повышению функциональной надежности преобразователя. Формула изобретения Преобразователь перемещения в код, содержащий кодирующий элемент, выполненный в системе остаточных классов, против дорожек которого расположены считывающие элементы по методу двойной щетки, выходы которых соединены с входами блока усилителей-формирователей, выход четного основания которого является выходом преобразователя и соединен с первыми входами первой группы элементов И четного основания, с первыми входами первого и второго элементов И, первая группа выходов четного основания блока усилителей- формирователей соединена с вторыми входами первой группы элементов И четного основания, а вторая группа выходов соединена с первыми входами второй группы элементов И четного основания, вторые входы которых объединены выходы элементов И четного основания первой и второй групп соединены с входами соответствующих элементов ИЛИ четного основания, выходы которых являются выходами преобразователя, первая группа выходов нечетного основания блока усилителей-формирователей соединена с первыми входами третьего и четвертого элементов И соответственно, выходы которых соединены с входами первого элемента ИЛИ, вторая группа выходов нечетного основания соединена с первыми входами; первой группы элементов И нечетного основания, а третья группа выходов О 1 2 3 4 5 6 7 8 Р, ОО 1 О 1 ОО Р О 1 О О 1 О О 1 О Р О 1 О 1 О О 1. О 1 нечетного основания соединена с первыми входами второй группы элементовИ нечетного основания, выходы элементов И нечетного основания первой ивторой групп соединены с входами соответствующих элементов ИЛИ нечетногооснования, выходы которых являетсявыходами преобразователя, выход пятого элемента И соединен с вторыми входами второй группы элементов И нечетного основания, а первый вход подключен к выходу первого инвертора, шестой и седьмой элементы И, второй итретий и четвертый инверторы, о т -л и ч а ю щ и й с я тем, что, сцелью повышения функциональной надежности преобразователя, в него введенывторой элемент . ИЛИ, триггер, входвторого инвертора подключен к выходучетного основания блока усилителейформирователей, а выход соединен свторым входом второй группы элементовИ четного основания, с первым входомседьмого элемента И и первым входом шестого элемента И, выход которогосоединен с первым входом триггера,второй вход которого подключен к выходу первого элемента И, первый выходтриггера соединен с вторым входомвторого элемента И, а второй выходсоединен с вторым входом седьмогоэлемента И, выходы второго и седьмогоэлементов И соединены с входами второго элемента ИЛИ, выход которогосоединен с вторым входом пятого элемента И, с вторым входом третьегоэлемента И и через третий инвертор -с вторым входом четвертого элемента И, выход первого элемента ИЛИ соединен с входом первого инвертора, выходкоторого соединен с вторыми входамипервого и шестого элементов И, выходпятого элемента И через четвертый ин-.вертор соединен с вторыми входамивторой группы элементов И нечетногооснования, первая группа выходов нечетного основания блока усилителейформирователей соединена с третьимивходами первого и шестого элементовИ соответственно.1403311 Составитель М.СидороваТехред М.Ходанич Корректор Л,Пилипенко Редактор Н.Горват Тираж 928 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5