Преобразователь напряжение-код

(19)1 И)д 1) 4 Н 03 Г 1 НОМИТЕТ СССРНий И ОТНРЫТИЙ ГОСУДАРСТВЕННЫ ПО ДЕЛАМ ИЭОБРЕ РЕТЕН ПИСАНИЕ СВИДЕТЕЛ и инстиКалинин 8 10 89. Гитис Э,И ции для ЭЦВУ(57) Изобретение относится к радиоэлектронике, измерительной технике,вычислительной технике. В двухкаскадном преобразователе напряжения в кодсостоящем.из первого каскада аналогоцифрового преобразования, преобразователя кода в напряжение и второгокаскада аналого-цифрового преобразования, последний выполнен в виде высокоточного цифроаналогового преобразователя на обратимых инверторах сконденсаторами связи и ключами, образующими аналоговые делители стабиль-.ного напряжения. 3 з.п. ф-лы, 3 ил.,ктрокике, измерительной технике, вычислительной техиике.Цель изобретения - упрощение и повьщенке точности устройства,На Фиг, 1-3 представлена блок-схемапреобразователя с различными вариантами выполнения второго каскада аналого-циФрового преобразования. 1 ОУстройство содержит первый каскад1 аналого-циФрового преобразования,второй каскад 2 аналого-циФровогопреобразования, преобразователь 3 коднапряжение (ПК), причем второй каскад преобразования включает цифроаналоговый преобразователь 4 (ЦАП),компараторы 5 и 6, триггера 7. Преобразователи 3 и 4 выполнены на анаЛоговых делителях 8 и 9 стабильного 20напряжения, каждый .из которых состо;ит из обратимых инверторов 10 и 1.1,конденсатора связи 12, двух группключей 13 и 14 управляющих входов 15,19 детектора сшибки 20, выполненногока двух комдараторах 21 и 22, диодах23, цепях регулировки смещения 24 и 3 О25, с помощью которых регулируютсяпогоги компараторов 21 и 2,2.Устройство работает следующим образом,На ервэм этапе преобразование на 35 пряжекия П в код Осуществляется достаточно ариближекко в кизкоточком :каскаде 1 (в узле 17), те. только в части с гаршлх разрядов кода П. Получеккьй код старших разрядов с выходов этого:аскада поступает на соответствующие кодовые входы высокоточного ПКН 3 После преобразования выходного кода каскада 1 в акалогову.1 Форму,4 5 приблисенное,:; налоговое представление 1. - напряжения Ь 1, возникает в точке ",относиРеп но Общего чровода схемы Яежду Очк ар: а и Ь, рассматриваельх Одна Относителькдр"Гой, Оозкикает разно ть каттрн:.екий которая преобразуется в ксц ьладши. разрядов вторьм каскадом преобразования 2, При преобразовании напряжения 1. с, капои;ер, величиной удовлетворяющей соотношению-"-( 1 "2+О2+1 2 О 2 ) Б2 ФК- (1 2+О 2+1 2 +1 2 ),Бсодвоичный код должен быть 1010,В двух старших разрядах это напряжение Б преобразуется каскадом 1 в двоичный код 10, появляющийся ка выходах разрядов 2 и 2. Одновременно сигналы этого кода поступают на управляющие входы 15 и 16 ПКН 3.В точке "а" относительно общего провода и на первом входе компаратора 5 из аналогового делителя 9 появляется напряжение, равноеПс(12+О 22 )11 с2 2 Рменьшее напряжения Б, поданного на другой вход компаратора 5. Компаратор 5 с триггером 7 на его выходе под воздействием разности этих напряжений выдает на выход (+) схемы сигнал логической единицы, соответствующий знаку (+) разности 611, Этот сигнал поступает на вход 16 ключа 13 аналогового делителя 9 и ключ переходит в состояние "ОткрьТО". На вход 15 ключа 14 от триггера 7 поступает сигнал, соответствующий логическому нулю, и ключ 14 переходит в состояние "Закрыто".К напряжению точки "а добавляется напряжение с зажимов инвертора 11,Пбра.вное в ,. и на первом.входе компаратора 6 будет сумма этих напряжений,Ф+ 2 зПоскольку на другой вход компаратора 6 поступает напряжение Б, большее по величине зтсй сумьы, тб компаратор с триггером 7 на выходе выдает ка выход разряда 2 и управляющий вход 16 ключа 13 сигнал логической единицы,. а ка вход 15 ключа 14 - сигнал логического нуля., Отчегс ключ 13 переходит в состояние "Закрыто,. аф, кключ 1 ч - в состояние ОткрытоПс 11 сК сумме напряжений:-"- + ,добавляется яапряжекяе с зажлмсв ик вертсра 11 паследкегс аналогового деСслителя 2, равное , и на первом входе2ксмпаратора О будбт сулиа напряжения .Поскольку на другой вход компаратора 6 поступает напряжение, меньшее по величине этой суммы, то этот компаратор с триггером 7 на выходе выдает на выход разряда 2 сигнал логического нуля.В результате описанных процессов на выходах 2 З, 2, (+), (2), (2 ) схемы появляются соответственно сигналы 10+10 с учетом сигнала знака (+) ошибки, выходной код Однако в каскаде 1 на первом этапе 2 возможна ошибка преобразования, равная одной дискрете мпадшего разряда, в связи с чем вместо представленного набора кода 10 на первом этапе может быть набран код 11 с допустимой сшиб кой в одну дискрету младшего (второго) разряда.В таком случае описанный механизм преобразования приводит к появлению на выходах разрядов 2, 22, (+), (2 ) (2 ) других сигналов 11(-)0,1, соответствующих тому же коду 1010 величины Б, если учесть сигнал ошибки (-) и то, что значащие цифры 01 кода для этого случая представлены в обратном коде35 1100101010В отличие от схемы фиг, 1 второй40 каскад преобразования в схеме Фиг. 2 содержит низкоточный аналого-цифровой преобразователь 18 и дифференциальный усилитель 17В этом варианте исполнения устрой 45, ство работает следующим образом.Положим, что первым низкоточным каскадом 1 осуществлено преобразование напряжения Б в старшие разряды кода с некоторой ошибкой, Поскольку кодовые выходы этого каскада соединены с кодовым входом старших разрядов высокоточного ПКН 3, то напряжение на выходе высокоточного ЦАП 4 будет приближенно равным напряжению Б. Это напряжение поступает на один вход дифференциального усилителя 17, на другой вХод которого подано напряжение Ц. В результате между двумя этими входами дифференциального усилителя будет приложено разностное напряжение, представляющее ошибку преобразования в аналоговой Форме.Поскольку напряжение ошибки все же меньше по величине напряжения И, то оно усиливается в необходимое число раз этим дифференциальным усилителем, а затем преобразуется низкоточньпч АЦП 18 в цифровой код, поступающий на кодовые входы высокоточного ПКНЗ, формирующим младшие разряды кода. Этот цифровой код, преобразуясь в аналоговую Форму, компенсирует напряжение сшибки на выходе высокоточного ЦАП 4 благодаря возникающей отрицательной обратной связи в контуре, включающем дифференциальный усилитель 17, низкоточный АЦП 18 и высокоточный ЦАП 4. Эта отрицательная обратная связь приводит к уменьшению напряжения ошибки на выходе высокоточного ПКН 3 до,весьма малой величины, определяемой чувствительностью дифференциального усилителя. Детектор ошибки представляет собой допусковую схему с тремя состояниями: "ошибка равна (больше, меньше) допускаемой."Эти состояния устанавливаются путем смешения нулевого уровня ком" параторов 21 и 22 посредством цепей регулировки смешения нулевого уровня 24 и 25, подсоединенный к источнику напряжения Е,В момент достижения ошибкой допустимой величины детектор ошибки (т.е. компараторы 21, 22) выдает на своем выходе сигнал "ошибка равна допускаемой", который поступает на вход запрета запоминающего устройства 19 и тем самым разрывает цепь обратной связи, замыкающуюся через это запоминающее устройство.Появляющийся на выходе детектора ошибки сигнал ошибка равна допускаемой" используется для индикации достижения равновесия в схеме, а следовательно, и момента точного преобразования напряжения Ц, а сигналы "ошибка больше (меньше) допускаемой" могут быть использованы для запрета считывания неустановившихся, ошибочных значений результирующего кода со выходов 2, 2, (+), 2 , 2 устройства в целом.Формула изобретения 1. Преобразователь напряжение -код содержащий Выходнуюразряднуюшину, первый каскад аналого-цифровогопреобразования, вход которого является входной шиной и объединен с первым входом второго каскада аналогоциФрового преобразования, а выходы 10первой и второй групп соединены ссоогветствующими первыми и вторымивходами преобразователя кода в напряжение, выходы старших разрядов первойи второй групп являются соответственно старшими разрядами выходной и-разрядной шины, выход преобразователякода в напряжение подключен к второму входу второго каскада аналого-цифрового преобразования, о т л И - 20ч а ю щ и й с я тем, что, с цельюупрощения и повышения точности, дополнительный выход преобразователякода в напряжение соединен с третьимвходом второго каскада аналого-цифраваго преобразования.2. Преобразователь по и. 1, о тл и ч а ю щ и й с я тем чта второйкаскад аналого-цифрового преобразования выполнен на компараторах, триггерах и цифроаналоговом преобразователе, ,первый опорный вход которого является вгсрым в.:сдам каскада, объединен с первым входом первого компаратора и ,:Вляется первым спорным выходомцифооаналсгового преобразователя,второй зхсд первого компаратора ипервые входы остальных компараторсвобъединены и являются первым входомкаскада, выход каждого компаратора 4 Очерез соответствующий григгер подклю"чеч к ".,Ифровым входам соответствующего разояда цифроаналогового преобразователя в".сосй опсрныи вход катоРОГО является третьим вхсдОм каскада 25втсоые входы компараторов, кроме пер".вого ксмпаратсра, соединены с сост"зетствующими апорньгми вьо;:одами, начи.н:я с Бтсрсгс цнфрсаналсГОВОГО преобразователя причяи сцин иэ цифрсувых входов каждого разряда ц 2 фроана"лсгсвого преобразователя являетсясоответствующим младшим Разрядом вы.ходной п-Разрядной пины,Зо Преобразователь па и, 1 с тл и ч а ю щ и й с я тем, что втооокаскад аналога-цифрового преобразова."ния выполнен на аналого-цифровом прял"разователг цифроаналоговом преобразсвателе и дифференциальном усилителе,первый вход которого является первымвходом каскада, второй вход соединенс выходам цифроаналогового преобразователя, а выход подключен к входуаналого-цифрового преобразователя,выходы группы выходов которого соединены с соответствующими цифровымивхоцами соответствующих разрядов цифроаналогового преобразователя, первый и второй опорные входы которогоявляются соответственно вторым итретьим входами каскада, причем одиниз цифровых входов каждого разрядацифроаналогового преобразователя является соответствующим младшим разрядам выходной п"разрядной шины. 4. Преобразователь по пп. 2 и 3, о т л и ч а ю щ и й с я тем, что, цифроаналоговый преобразователь выполнен на последовательно соединенных т-аналоговых делителях стабильного напряжения по числу разрядов цифроаналогового преобразователя, каждый из которых выполнен на двух обратимых инверторах, двух группах ключей и конденсаторе связи, через который соединень импульсные входы ,цвух обратимых инвертсров, входы по постоянному току которых являются входами ссстветствующе 1.о делитея стабильного напряжения, кроме первого, а выходы обратимьгк инверторсв каждого делителя стабильного напряжения объединены и являются соответствующим опорным выходом цифроаналогового преобразователя и подключены к информационным входам первых ключей первой и ВТОРОЙ Групп информационные Входы вторых ключей которых объединены соответственно с входами гс постоянномутоку инвертсров, Виходь первоГО ключа первой гоуппы н втсосгс ключа ВтоРой Грулгы объединены и ЯВДЯютсЯ первым выходам аналогового делителя стабильнога напряжения, а выходь",. Второго ключа первой групгы и первого ключа второй гоу;пы объединены н Являются Втсоым зьходсм аналогового делителя с аб:льнсгс напряжения управляющие входы ключей первой и второй групп " пяются цифрсвыи входами соответствующего разряда цифроаналогового Рссбраэователя, вход пс постоянному ".Оку первого обратимого инвертсра пер" всгс аналогового д=.лнтеля стабильнонапряжения является Вторым Опср у 1 О 887 О 8ным входом цифроаналогового преобра- напряжения, а выходом цифроаналогозователя, первым опорным входом ко- вого преобразователя является первый торого являются выходы обратимых ин- выход последпосле него аналогового делителя верторов первого делителя стабильного 5 стабильного напряжения.1 Д 0330 Составитель В. МаТехред М.Ходанич анов актор Н. Горв Черни оррект аказ 3005 ПодписноеСССР и/5 13035 Проектная, А играфическое предприятие, г, Ужгород оиэводственно Тир 1 ИИПИ Госу по делам Москва