Цифровой вычислитель функций

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК иц 4 О 06 Р 7/548 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССР 9 723583, кл. П 06 Р 7/548, 1977.Авторское свидетельство СССР по заявке М 4002158, 03.01.86.(54) ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬ ФУНКЦИЙ (57) Цифровой вычислитель функций относится к вычислительной технике и предназначен для вычисления функций синуса и косинуса в модифицированном прямом или дополнительном кодах и вычисления кода арктангенса или дополнительного арктангенса (арккотангенса) с учетом значений знаковых разрядов кодов прямоугольных координат при их преобразовании в коды полярных координат на основе 801354187 А 1 операции деления. Цель изобретения -расширение класса решаемых задач засчет вычисления арктангенса. Вычислитель содержит входы (2+п)-разрядного кода аргумента, первый блокэлементов ИСКЛЮЧАИЩЕЕ ИЛИ , блокпамяти, множительный блок, сумматори три элемента ИСКЛ 1 ОЧАЗ)ЩЕЕ ИЛИ, дваэлемента И. Новым в вычислителе является то, что он содержит три инверторй, три элемента И, второй итретий блоки элементов ИСКЛЮЧ)ЧАЮЩЕЕИЛИ, два элемента ИЛИ, входы двухразрядного кода операции и управляющий вход. Данный вычислитель можетбыть использован в специализированных многофункциональных быстродействующих устройствах, например, дляпостроения цифрового преобразователякоординат устройства отображения информации метеорадиолокатора, 1 ил1354187 П 23=.П 21и(-с ч Уо П 21; П 24=П 21 с(, ч Х, П 21, 625=П 21 жп,1 С) П 21,(3) од сов М,и код /ух) при)х) /у);х у при/у/)х/,зима к 40 с-с С ас(А,оагде Изобретение относится к вычислительной технике и предназначено для вычисления по коду аргумента функций синуса и косинуса в модифициро 5 ванном прямом или дополнительном коде и кодов функций арктангенса и дополнительного аргтангенса с учетом значений знаковых разрядов кодов пря" моугольных координат при их преобразовании в полярные координаты на основе операции деления.Цель изобретения - расширение класса решаемых задач за счет вычисления арктангенса. 15На чертеже приведена функциональная схема предлагаемого вычислителяВычислитель содержит первый блок 1 элементов ИСКЛЖЧАЭ 1 ЩЕЕ ИЛИ, блок 2 памяти, множительный блок 3, сумма-. тор 4, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 5-7, инверторы 8-10, элементы И 11-15, блоки 16-17 элементов ИСКЛ 1 ИЧАН 11 ЕЕ ИЛИ, элементы ИЛИ 18-19, управляющийвход 20, входы 21 и 22 кода операции, вход 23 первого, вход 24 второго и входы 25 младших разрядов кода аргумента, выходы 26 старших и выходы 27 младших элементов блока 1 и кодовые выходы 8 и 29 блока 2, подключенные к первым входам элементов блока 16 и к входу первого сомножителя блока 3.В предлагаемом вычислителе спелрандами являются код ь, угла , код, Л Л 35 л лгде х и у - коды прямоугольных координат Х и У операции преобразования их в коды полярных координат,Связь между кодом о(, (э гот код является для вычислителя входным при П 21=0 и выходным при П 21=1) и углом м, характеризуется выражениями=-1,0,1,2и) разрядалкода М;- код, образованный и младшимилразрядами кода ь( и определяющий прямой приведенный уголА па ( /2) сп 1 сЫАоп - код, определяющий дополнительный до и/2 приведенныйУголо(ламп, т.е.о +й(щ сп/2,При выполнении над кодами углов операции алгебраического суммирования каждый из них представляет дополнительный код, у которого Ы. -1 является разрядной цифрой знакового разАряда, Например, код м =0,0,001П Л отображает число 2 , а кодс =11,1-П- число -2С учетом принятых обозначений и (1) и (2) работу вычислителя можно описать следующим образом.На вычислитель поступают управляющий сигнал П 20, сигналы П 21 и П 22 первого и второго разрядов кода операции соответственно, сигналы П 23 и П 24 старших разрядов кода аргумента и код Й 25, определенный значениями и млад 1 сих разрядов кода аргумента. Причем в зависимости от значения сигнала П 1, сигналы П 23 и П 24 и код Ф 25 определяются выражениями где х, и у, - разрядные цифры знаковых разрядов кодовЛ Лхиу.По сигналам П 20, П 21, П 22 управления и коду (31 аргумента вычислитель функционирует комбинационно так, что в установившемся режиме вырабатывает (2+и)-разрядный код Ф 4 результата операции согласно таблице истинности и выражению: Ф 4=П 21 П 2 П 20 , БЫо.)пч П 20 ал(зиа)1 чП 2 ГП 20 (созМ)пч П 20"( соовм,) ЯчП 21 1 П 2 о +агс 18 Ячч П 22 м ,+( 1 -агс 1 / )Я гдеили- обозначает модифици Врованный прямой (ПК)или дополнительныйП)Ф 26=П 5ф 27=П 15где Б =(Хи С =(.1 + М - разрядныециАры знаковых разрядов 25модиАицированных прямых или дополнительныхкодов синуса и косинуса соответственно.По сигналами кодам (6) и (7) вычисление Аункции (4) осуществляется методом КЛА так, что аппроксимация производится при П 21=0 по синусной Аункции н угле от 0 до (и/2) (1-2 ") радиан, а при П 21=1 по Аункции35 аргтангенса в области изменения аргумента от 0 до 1, Причем в каждом случае число участков аппроксимации равно 2, узловая точка выбрана в конце участка аппроксимации, а вели чина каждого участка равна3.=П 21 (11/2) 2 ЧП 212 (8) Цийровой вычислитель Аункций, содержащий первый блок элементон ИСКЛЮЧАЮЩЕЕ ИЛИ, блок памяти, множительный блок, сумматор, три элемента ИСКЛЮЧА 1(2 ЩЕЕ ИЛИ, два элемента И, вход первого знакового разряда аргумента вычислителя соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вход второго знакового разряда аргумента вычислителя соединен с первым нходом первого элемента И, выход которого соединен с вторым входом, первого элемента ИСКЛЮЧАЮЩЕЕ .ИЛИ, первый и второй входы нторого элемента ИСКЛОЧАМИЕЕ ИЛИ соединены 50 55 Ы х - код квадранта, у которого Ы 1 =У с( =Х ++ У а р =00.В процессе Аормирования Аункции (4) элементы 5, 6, 15 и 19 формируют сигналы (см. таблицу истинности) в соответствии с выражениями: П 5=П 21 (П 22 Б чП 22 С,)ЧП 21 о, П 6=П 21 (П 22 Б,Ч П 22 Со)ЧП 21 о (5) П 15=П 21 (П 22 ,Ч П 220(.,);П 19=П 21 (П 6 П 20) Ч П 21 П 22;ла блок 1 по коду Ф 25 6 =П 21 ЫпрЧП 21 хор Р и сигналам П 15 и П 9=П 15 форми руют коды В этой связи блок 2 по сигналу П 21 и коду Ф 26 вырабатывает код Ф 28=П 21 вп(2/2) (62 б+2 )21 П 21 х аГС 1 1,1 (9) модуля функции в узле аппроксимации и код Ф 29 модуля приращения Аункции на участке аппроксимацииФ 29=П 21 зп (/2)(Ф 26+2 )- -зп(11/2) Ф 26 Яч П 21 агсСд;- -агс 1 ц 3 Д, (10)л л222 где 161;=Ф 26, а Сд=Ф 26+2По кодам Ф 27 и Ф 29 и сигналу П 9=П 15 (при П 9=1 код ф 27 представлен с погрешностью 2 ) блок 3 Аормирует положительный код произведения: фЗ=К, Ф 29 2 (Ф 27+П 9 2 ), (11) где У - оператор операции округокрления числа, заключенного в квадратные скобки;22)2 - нормирующий мноютель кодаФ 27+П 9 2 " до конца Ъ= = Ъ(,2 +П 9 2По кодам Ф 28 и ФЗ и сигналам П 19 и П 10=П 19 блоки 16 и 17 Аормируют ко" ды Ф 16=П 19 Ф 28 Ч П 19 Ф 28; (12)Ф 17=П 19ФЗ Ч П 19ФЗ,с помощью которых и сигналов П 5, П 6,П 19 и П 10=П 19 (Аормула (5) и таблицаистинности) сумматор 4 вырабатываетКОДФ 4=П 21(-1) Ф 28+(-1):Ф 31 Ч (14)Ч П 21 Ы + П 19Ф 28 ЧП 19(1-Ф 28)++(-1)" ФЗгде -Ф 28 или ФЗ - обозначает дополнительный код кода(5),(9) и (11) следует, что по кодуаргумента (3) функция синуса иликосинуса вырабатывается н модиАицированном коде (прямом при П 20=0 идополнительном при П 20=1), а Аункция арктангенса или дополнительногоарктангенса вырабатывается н виделкода (х с учетом значений знаковыхразрядов кодов прямоугольных координат при преобразовании их в коды полярных координат на основе операцииделения. Формула изобретенияс входами второго знакового разрядааргумента и первого разряда кода опе.рации вычислителя соответственно,выход второго элемента И соединен спервым входом третьего элемента ИСКЛЮЧА 10 ЩЕЕ ИЛИ, вход п младших разрядов аргумента вычислителя соединенс первым входом первого блока элементов ИСКЛЮЧАЮЩЕЕ ИЗИ, группа выходов старших разрядов первого блокаэлементов ИСКЛОЧА 10 ЩЕЕ ИЛИ соединенас адресньпг входом блока памяти,группа вьгходов младших разрядов пер"вого блока элементов 11 СКЛЮЧЩ 1 ПЕЕ ИЛИсоеггинена с входом первого сомножителя множительного блока, вход втс"рого сомножителя котсрого соединен спервым входом блока г:амяти, выходсумматора является выходом йункциивычггслителя, о т л и ч а ю щ и йс я тем, что, с целью расширениякласса решаемых задач за счет вычисления Йункции арктангенса, в неговведень два элемента ИЛИ, три элемента НЕ, три элемента И второй итретий блоки элементов ИСКЛЮЧА 10 ЩЕЕИЛИ, и вход управления, соединенный с первым входом третьего элемента, вход первого знаковогс разрядааргумента вычислителя соединен свторым входом третьего элемента ИС"КЛОЧАЮЩГЕ ИЛИ, выход которогс соеди нен с входом второго знакового разряда первого слагаемого сумматора ис первым входом третье о элементаИ, выход которого соединен( с первымвходом первого элемента ИЛИ выходкоторого соединен с первым входомвторого блока элементов ИСКПОЧА 10 ЩЕГИЛИ и через первый элемент НЕ с входами старших разрядов втс 1 огс слага"емого сумматора и с первым вхсломтретьего блока элементов ГСЮПОЧАЮПЕЕИЛИ, второй вьгхсд блока память и вьход множительного блока соединены свторыми входами второго и третьегоблоков элементов ИСКЛОЧАЮ 1 ПЕЕ ИЛИсоответственно, выходы которых ссе,цинены с входами г. младших разрядовпервого слагаемого сумматора и,Х+1)-ми(входами младших разрядов второгослагаемого сумматора, вход логической единипы вычислителя соединен свходом переноса сумматора, вход первого старшего разряда первого слагаемого сумматора соединен с выходомпервого элемента ИСК 1 ПОЧА 10 ЩЕЕ ИЛИ,вход второго знакового разряда аргумента вычислителя соединен. с первымвходом второго элемента И, входыпервогс и второго разрядов кода операции вычислителя соединены с перр 0 выми и вторыми входами второго злемента ИЛИ и четвертого элемента И соответственно, вход первсго разрядакода операции вычисггитепя соединен сотаршим разрядом адресного входа бло ка памяти и через второй элемент НЕс вторыми входами первого и третьегоэлементов И и первым входом пятогоэлемента И, вход второго разряда кода операпий вычислителя соединен стретьим входом первого элемента И,выход второго элемента И соединен свторым входом второго элемента ИЛИ,выход четвертого элемента И соединенс вторым входом первого элемента ИЛИ,выход второго элемента ИСКЛЮЧАЮЩЕЕИ.ПИ соединен с вторым вхоцом пятогоэлемента И, выход которого соединенс старшими разрядами второго входапервого блока элементов ИСКЛЮЧАЮЩЕЕИЛИ и через третин элемент НЕ с младпгими разрядами второго входа первогоблока эпементов ИСКЛЮЧАЮ 1 ПЕЕ ИЛИ и свходом старшего разряца второго сомножителя множительного бло1354187 Составитель З.ШершнТехред М.Ходанич орректор Н.Коро ктор Н.Бобков аказ 5694 сное 5 оизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная Тираж 671 ВНИИПИ Государственно по делам изобретени 113035, Москва, Ж, Р