Накапливающий сумматор

гвэда створный комитетП ИЗО 1:11 ЮМ И 0111 МПРИ ГКНТ СССР 1(56) Авторское свидетельство СССР У 1166099, кл. С 06 Р 7/50, 1984.Авторское свидетельство СССР И 813416, кл. С 06 Р 7/50, .1979.(57) Изобретение относится к вычислительной технике и может быть исполь;зоваио в арифметических устройствах Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах различного назначения.Цель изобретения - повышение быстродействия и помехоустойчивости.На фиг.1 представлена функциональная схема накапливающего сумматора; на фиг.2 - схема узла формирования переноса.Накапливающии сумматор содержит вход 1 обнуления, вход 2 синхронизации, управляющие входы 3 и 4, и разрядов, в каждый из которых входят элементы И 5 и б, синхронный счетный триггер 7, элемент ИЛИ 8,элемент сложения по модулю два 9,узел 10 формирования переноса, Сумматор имеет входы 11 и выходы 12. Элементы И 5, 6 и ИЛИ 8 в каждом разряде сумматора образуют коммутатор 13.узел 1 О может быть выполнен в виде сово.,801644134 А 1 различного назначения. Цель изобретения - повышение быстродействия ипомехоустойчивости. Накапливающийсумматор содержит вход 1 обнуления,вход 2 синхронизации, управляющиевходы 3,4,п разрядов, в каждый изкоторых входят элементы И 5 и б,синхронный счетный триггер 7, элементИЛИ 8, элемент сложения по модулюдва 9, узел 10 Формирования переноса.Сумматор имеет входы 11 и выходы 12.Элементы И 5,6 и ИЛИ 8 в каждом разряде сумматора образуют коммутатор13. 2 ил. купности элементов И-ИЛИ-НЕ 14 и НЕ 15 (см.фиг.2),Сумматор работает следующим образом.1. Операция сложения.Для выполнения операции сложения необходимо, чтобы для 1-го разряда выполнялись следующие условия:Р,у; Ч х;у; 7 Р;х (1.2)значение цифры первого слагаемого в 1-м разряде;значение цифры второго слагаемого в 1-м разряде;значение Функции переносаиз младшего разряда;значение цифры суммы в 1-мразряде;значение функции переносаиз 1-го разряда в (1+1)-й.Для схемы на фиг. значение выходных сигналов для х-го разряда определяется функцией 510(1.5) Р = Р Б; ЦЯ;х;ЧР;х;. 30 2. Операция сдвига. Операция сдвига в сторону старшихразрядов эквивалентна операции Б( 1= Б= Я 1 Ц + Б(Ц(2 1) Для выполнения операции сдвига необходимо на управляющие входы 3, 4 подать сигналы у = О и у1Затем по входу 2 подается импульс. В этом случае будет происходить сложение и-разрядного числа Я с самим собой, что соответствует операции сдвига в сторону старших разрядов. 35 3. Операция счета.Для выполнения операции счета необходимо на входы 11 подать код приращения Бу= 1, у = О, тогда лрч подаче синхроимпульса к содержимому где у, и у- значения логичесМких уровней науправляющих входах 3 и 4 соответственно.Дпя выполнения. сложения необходи" мо на управляющие входы 3 и 4 подать сигналы у = 1 и у О.2На входы 11 х х, - одно из слагаемых.При этом принимают, что второе слагаемое зафиксировано в триггерах сумматора (у, = Я,).Операция сложения выполняется после подачи импульса по входу 2.На выходах суммы и переноса формируются следующие сигналы25 сумматора будет прибавляться число Б, Иожно, в зависимости от значения кода приращения, реализовать режим прямого и обратного счетов. Например, если необходим прямой счет с приращением К( , то необходимо подать код прираценияЬБ = К(2), если необходим обратный счет, то Б = 2 - К 1101, где п - разрядность сумматора.формула изобретенияНакапливающий сумматор, содержащий в каждом разряде счетный триггер и коммутатор, содержащий два элемента И и элемент ИЛИ, прячем первый вход первого элемента И соединен с входом данного разряда операнда сумматора, первый вход второго элемента И соединен с .выходом счетного триггера данного разряда, вторые входы первого и второго элементов И соединены соответственно с первым и вторым управляющими входами сумматора, выходы первого и второго элемента И соединены с входами элемента ИЛИ, выход счетного триггера соединен с выходом данного разряда сумматора, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия и помехоустойчивости, в каждый разряд сумматора введены узел формирования переноса и элемент сложения ио модулю два, входы которого соединены с выходом элемента ИЛИ данного разряда сумматора и выходом узла формирования переноса предыдущего разряда сумматора, а выход подключен к счетному входу счетного триггера, тактовый вход которого соединен с входом синхронизации сумматора, входы узла Формирования переноса каждого разряда сумматора соединены с выходами счетного триггера и элемента ИЛИ данного разряда сумматора и выходом узла Формирования переноса предыдущего разряда сумматора.1 б 44134 Фиа те ОелбС 22 зки едактор Иванова Корректор А.Осауленко аз 146 НИИПИ с водственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 П Составитель В, Е Техред А.Кравч Тираж 401 твенного комитета по изобрете 113035, Москва, Ж, РаущскПодписноеям и открытиям при ГКНТ СС наб., д, 4/5