Запоминающий элемент

,801277 С 11/34 4 ПИСАНИЕ ИЗОБРЕТЕНИАВТОРСКОМУ СВИДЕТЕЛЬСТВУ омин енти оро торо о хни чу ки:.М.Клименко,опов, А.И.СухопаА торадио,ССР 197 ССГ 197 тельного инверсног пользовании вентил выхода, при исинтегральнойнающего элемента ребляемой мощнос жения состоит в н связей между вент уменьшить их числ еньшение поти. Существо предн овой организации илями, позволившей о до четырех, Я заекционной логики, компл ментарнооянного огики с переключе ем по левой ток онно инже -лы огики,ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(71) Московский ордена ТрудовКрасного Знамени физико-теинститут(56) Валиев К.А., ОрликовскийПолупроводниковые интегральныемы памяти на биполярных транзиных структурах. М.: Советское1979, с,296,Авторское свидетельство С9 812051, кл. С 11 С 11/34,Авторское свидетельство СВ 769626, кл. С 11 С 11/34,(54) ЗАПОМИНАЮЩИЙ ЭЛЕМЕНТ(57) Изобретение относится к вычислительной технике и может быть использовано при создании маломощныхоперативных запоминающих устройств.в частности вентильных запоминающихустройств, время выборки и потребляемая мощность которых можетварьироваться в широких пределах засчет изменения напряж.:ия низковольтного источника питания. Целью изобения является упрощение за пем элементе выход первого соединен с первыми входами и третьего вентилей, выход вентиля соединен с первым входом четвертого вентиля, выход к - торого соединен с вторым входом второго вентиля,первый вход первого вентиля является первым управляющим входом запоминающего элемента и соединен с вторым входом третьего вентиля, выход которого соединен с вторым входом четвертого вентиля, Новым в запоминающем элементе является то, что выход второгс вентиля соединен также с вторым входом первого венти- сФ ля, выход четвертого вентиля соединен также с третьим входом третьего вентиля, выход которого соединен также с третьим входом первого вентиля, С третьи входы второго и четвертого вентилей являются соответственно вторым и третьим управляющими входа- вава ми запоминающего элемента, причем Я инФормационным выходом запоминающего элемента является выход первого (или третьего) вентиля, благодаря чему достигается упрощение элемента и уменьшение потребляемой мощности. Кроме того, представлены варианты организации структуры запоминающего элемента при использовании дополни 12772091 О 15 30 35 40 50 55 Изобретение относится к вычислительной технике и может быть использовано при создании маломощных оперативных запоминающих устройств вчастности вентильных запоминающйхустройств, время выборки и потребляе.мая мощность которых может варьироваться в широких пределах за счетизменения напряжения низковольтногоисточника питания.Целью изобретения является упрощение запоминающего элемента иуменьшение потребляемой мощности,На фиг.1 представлена функциональная схема запоминающего элемента;на фиг, 2 - электрическая схема запоминающего элемента при его реализации на вентилях интегральной инжекционной логики с входными диодами Шоттки; на фиг. 3 - электрическаясхема запоминающего элемента на вентилях комплементарной логики с переключением постоянного тока; на фиг.4 - электрическая схема запоминающего элемента на вентилях инжекционнополевой логики с входными диодамиШоттки,Запоминающий элемент (фиг,1) содержит четыре трехвходовых инвертирующих вентиля 1,2,3 и 4. Выход 5вентиля 1 соединен с первым входом6 вентиля 2 и с первым входом 7 вентиля 3, Выход 8 вентиля 2 соединенс первым входом 9 вентиля 4, выход10 которого соединен с вторым входом11 вентиля 2, Первый вход 12 вентиля 1 является первым управляющимвходом 13 запоминающего элемента исоединен с вторым входом 14 вентиля 3, выход 15 которого соединен свторым входом 16 вентиля 4. Выход 8вентиля 2 соединен также с вторымвходом 17 вентиля 1, Выход 10 вентиля 4 соединен также с третьим входом 18 вентиля 3, выход 15 которого соединен также с третьим входом19 вентиля 1, Третий вход 20 вентиля 2 и третий вход 21 вентиля 4 являются соответственно вторым 22 итретьим 23 управляющими входами запоминающего элемента. Информационным выходом 24 (25) запоминающегоэлемента является выход 5 (15) вентиля 1 (3). По отношению к информационному выходу 24 информационныйвыход 25 является инверсным,Запоминающий элемент работаетследующим образом,При наличии на управляющих входах 13,22 и 23 напряжения логической единицы запоминающий элемент устанавливается в одно из двух возможных устойчивых состояний. Появление напряжения логического нуля на управляющем входе 22 или на управляющем входе 23 при напряжении логическойединицы на управляющем входе 13 неизменяет состояние информационноговыхода 24 (или 25), причем после исчезновения напряжения логическогонуля на входе 22 (или 23) запоминающий элемент возвращается в исходноесостояние. Таким образом, при наличии напряжения логической единицына управляющем входе 13 запоминающий элемент хранит ранее записанную информацию, а перезапись информации с помощью управляющих сигналов на входах 22 и 23 невозможна,При наличии на управляющих входах 22 и 23 напряжения логической единицы и появления напряжения логического нуля на входе 13 на выходах 24 и 25 устанавливается напряжение логической единицы, а напряжения на выходах 8 и 10 (вентиля 2 и вентиля 4 соответственно) не изменяются.После появления на управляющем входе 13 напряжения логической единицы запоминающий элемент у танавливает" ся в исходное состояние. Таким образом, при наличии на управляющих входах 22 и 23 напряжения логической единицы независимо от напряжения на управляющем входе 13 запоминающий элемент хранит ранее записанную информацию, однако ее считывание с информационного выхода 24 (или 25) возможно только при наличии на управляющем входе 13 напряжения логической единицы, Если с выхода 24 (или 25) считывается прямое значение информационного сигнала,то с выхода 25 (или 24) - его инверсное значение,Запись информации в запоминающийэлемент осуществляется при наличии на управляющем входе 13 напряжениялогического нуля (при этом на выходах 5 и 15 вентиля 1 и вентиля 3 соответственно устанавливается напряжение логической единицы) подачей напряжения логического нуля на управляющий вход 22 или на управляющий вход 23, Одновременная подача.напряжения логического нуля на вхо 1277209ды 22 и 23 запоминающего элементазапрещена,ф о р м у л а изобретения51. Запоминающий элемент, содержащий четыре многовходовых инвертирующих вентиля, причем выход первого вентиля соединен с первыми входами второго и третьего вентилей, выход второго вентиля соединен с первым входом четвертого вентиля, выход которого соединен с вторым входом второго вентиля, первый вход первого вентиля является первым управляющим входом запоминающего элемента и соединен с вторым входом третьего вентиля, выход которого соединен с вторым входом четвертого вентиля, а так же второй и третий управляющие входы и информационный выход, о т л и - ч а ю щ и й с я тем, что, с целью упрощения и уменьшения потребляемой мощности, выход второго вентиля сое 25 динен также с вторым входом первого вентиля, выход четвертого вентиля соединен также с третьим входом третьего вентиля, выход которого сое. динен также с третьим входом первого вентиля, третьи входы второго и четвертого вентилей являются соответственно вторым и третьим управляющими входами запоминающего элемента, причем информационным выходом запоминающего элемента является 35 выход первого (или третьего) вентиля.2. Элемент по п.1, о т л и ч а ющ и й с я тем, что, выход третьего (или первого) вентиля является 40 дополнительным (инверсным) информационным выходом запоминающего элемента.3. Элемент по пп.1 и 2, о т л и-, ч а ю щ и й с я тем, что инвертирую.45 щие вентили являются вентилями интегральной инжекционной логики с входными диодами Шоттки, причем каждый вентиль содержит переключающий п-р-п-транзистор, токозадающий р п-р-транзистор, три входных диода Шоттки, катоды которых являются соот-. ветствующими входами вентиля, а аноды соединены с базой переключающеготранзистора и с коллектором токоэадающего транзистора, эмиттер которого соединен с источником питания положительной полярности, а базасоединена с источником питания отрицательной полярности и с эмиттеромпереключающего транзистора, коллектор которого является выходом вентиля.4. Элемент по пп, 1 и 2, о т л ич а ю щ и й с я тем, что инвертирующие вентили являются вентилями комплементарной логики с переключением постоянного тока, причем каждый вентиль содержит переключающий п-р-п-транзистор, токозадающий р-п-р-транзистор, три.входных диода Шоттки, катоды которых являются соответствующими входами вентиля, а аноды соединены с базой переключающего транзистора и с коллектором токозадающего транзистора, эмиттер которого соединен с источником питания положительной полярности, а база - с источником опорного напряжения, эмиттер переключающего транзистора соединен с источником питания отрицательной полярности, коллектор переключающего транзистора является выходом вентиля.5, Элемент по пп. 1 и 2, о т л и . ч а ю щ и й с я тем, что инвертирующие вентили являются вентилями инжекционно-полевой логики с выходными диодами Шоттки, причем каждый вентиль содержит переключающий и-канальный полевой транзистор с управляющим р-п-переходом, токозадающий р-п-р-транзистор, три входных диода Шоттки, катоды которыхявляются соответствующими входами вентиля, а аноды соединены с затвором переключающего транзистора и с коллектором токозадающего транзистора, эмиттер которого соединен с источником питания положительной полярности, а база - с источником питания отрицательной полярности и с истоком переключающего транзистора, сток которого является выходом вентиля, 277209/5 Производственно-полиграфическое предприятие, г,ужгород роектна Тираж 543 НИИПИ Государственног по делам изобретен 13035, Москва, И, комитета ССС й и открытий аушская наб.,