Управляемый элемент сеточной электро-модели

Союз Советсиик Социалистических Республик(51) М. Кл. с присоединением заявки Н 9 С Об 0 774 б 1 фсудярстаенмый фнитет СССР по дман изебретеннй и втрытийДата опубликования описания 150481(54) УПРАВЛЯЕЯЯЙ ЭЛЕМЕНТ СЕТОЧНОЙЭЛЕКТРОМОДЕЛИ ни я 2 . Изобретение относится к вычислительной технике и может быть использовано в специализированных аналоговых вычислительных машинах, в автоматизированных сеточных электромоделях,Известно устройство для моделирования функционального сопротивления,включающее МОП-транзистор, резисторы и блоки управления и позволяющеемоделировать проводимости 1.Однако в процессе эксплуатациииз-за разогрева кодоуправляемой проводимости величина проводимости иэменяется, что значительно снижаетточность моделирования,Наиболее близким к изобретениюявляется кодоуправляемый элемент сеточной электромодели, содержащий блокпроводимости, связанный с программным блоком и блоком развязки, соединенным с блоком слежения, связанным с блоком аналоговой памяти и блоком управления. Данный элемент позволяет повысить точность моделирова" Недостатком этого элемента являются малые пределы компенсации величи ны проводимости. При выходе из строя любого элемента блока проводимостиили прн ложном срабатывании разрядного ключа величина проводимости устанавливается с большой погрешностью,что снижает точность моделирования.Кроме того,:известные. Управляевыеэлементы не позволяют следить за правильностью включения разрядных резисторов при наборе решающего поля.Цель изобретения - повьвпение точности моделирования,Юоставленная цель достигается тем,что в управляемый элемент сеточнойэлектромодели, содержащий блок прово 15 димости, входы которого соединены свыходом блока управления, вход которого подключен к выходу блока слежения, програющый блок, первый выходкоторого через блок аналоговой памяти20 соединен с первьве входом блока слекения, второй вход которого подключен к выходу блока развязки, выходблока проводимости соединен с входами блока развязки и программного блока и первым выходом управляемого элемента, введены блок коррекции, регистр и блок дискриминаторов, входыкоторого соединены с группой выходов блока проводимости, выходы блокаЗ 0 дискриминаторов подключены к первойгруппе входов блока коррекции, вторая группа входов которого соединена с группой входов блока управления и подключена к выходам регистра, входы которого соединены соответственно с вторым выходом программного блока и группой вЫходов блока коррекции, выход которого является вторым выходом управляемого элемента, блок коррекции содержит элементы И, ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы эле" ментов ИСКЛЮЧАЮЩЕЕ ИЛИ являются первой группой входов блока коррекции, второй группой входов которого являются вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первыми входами первого элемента ИЛИ и первого и второго элемента И, выходы которых подключены к первым входам второго и третьего элементов .ИЛИ, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ под ключен к второму входу первого элемента ИЛИ и к первым входам третьего и четвертого элементов И, выходы которых соединены с вторыми:входами второго и третьего элементов ИЛИ, выхо ды первого и второго элементов И и второго и третьего элементов ИЛИ являются группой выходов блока коррекции, первые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с вторыми входами первого и третьего элементов И, вторые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ связаны соответственно с вторыми входами второго и четвертого элементов И, авыход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к третьему входу первого элемента ИЛИ, выход которого является выходом блока коррекции.На фиг,1 представлена блок-схема 40 управляемого элемента сеточной электромодели; на фиг.2 - Функциональная схема блоков цифровой коррекции.Упра,ляемый элемент сеточной электромодели включает блок 1 проводимости, входами соединенный с выходами блока 2 управления, связанного входом с выходом блока 3 слежения. Программный блок 4 подключен первым выходом через блок 5 аналоговой памяти с первым входом блока 3 слежения, второй вход которого подключен к выходу блока 6 развязки, входом соединенного с выходом блока 1 проводимости и входом программного блока 4. Выход бло,ка 1 проводимости является выходом управляемого элемента. Группа выходов блока 1 проводимости подключена к группе входов блока 7 дискриминаторов, выходы которого связаны с первой группой входов блока 8 коррекции. Вторая группа входов блока 8 коррекции соединена с групйой входов блока 2 управления и с выходами регистра 9, Входы регистра 9 под ключены соответственно к второму выходу программного блока 4 и к группе выходов блока 8 коррекции. В блоке 1 проводимости с последовательно включенными разрядными резисторами 10 и разрядными ключами 11 включены последовательно резистивные датчики 12, соединенные с входами соответствующих дискриминаторов 13- 15 блока 7 дискриминаторов. Выходы дискриминаторов 13-15 связаны с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16-18, Первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16-18 являются первой группой входов блока 8 коррекцииВторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16-18 являются второй группой входов блока 8 коррекции. Выход первого элемента ИСКЛЮЧАЮЩЕГО ИЛИ 16 соединен с первыми входами первого элемента ИЛИ 19 и первого и второго элементов И 20 и 21. Выходы первого и. второго элементов И 20 и 21 подключены к первым входам второго и третьего элементов ИЛИ 22 и 23.Выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 17 соединен с вторым входом первого элемента ИЛИ 19 и с первыми входами третьего и четвертого элементов И 24 и 25, выходы которых связаны с вторыми входами второго и третьего элементов ИЛИ 22 и 23. Выходы первого и второго элементов И 20 и 21, подключенные к первому и второму входам триггера 26, а также выходы второго и третьего элементов ИЛИ 22 и 23, подключенные к первому и второму входам триггера 27, являются первой группой выходов блока 8 коррекции. Первые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и 17 соединены соответственно с вторыми входами первого и третьего элементов И 20 и 24, Вторые входы первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и первого элемента И 21 соединены с выходом триггера 28, подключенным к управляющему входу ключа 29 блока 2 управления. Вторые входы второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 17 и четвер" того элемента И 25 связаны с выходом триггера 26, соединенным с управляющим входом ключа 30 блока 2 управленияВыход триггера 27 подключен к управляющему входу ключа 31 блока 2 управления и к второму входу третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18, выМЬд которого связан с третьим входом первого элемента ИЛИ 19, Выход первого элемента ИЛИ 19 является вторым выходом блока 8 коррекции,Программный блок 4 включаетгенератор 32, соединенный с первым входом счетчика 33, выход которого связан с входом дешифратора 34. Первый, второй и третий йыходы дешифратора 34 подключены соответственно к первым входам счетчика 35 адресов, запоми015 20 нающего устройства 36 и регистра 37 информации, второй вход-выход которого связан с вторым входом-выходом запоминающего устройства 36, Третий вход регистра 37 информации соединен с входом программного блока 4 и с вторыми входами счетчика 35 адресов и счетчика 33.Выход регистра 37 информации связан с регистром 9 и с цифроаналоговым преобразователем 38, соединенным с первым входом сумматора 39, второй вход которого подключен к первому выходу блока 1 проводимости. Выход сумматора 39 связан с блоком 5 аналоговой памяти.Для упрощения изложения изобретения управляемый элемент показан с тремя резистивно-ключевыми ветвями, В реальных сеточных электромоделях применяют управляемые элементы с 10- 15 резистивно-ключевыми ветвями,Устройство работает следующим образом. Управляемый элемент сеточной электромодели включают в схему и задаютнеобходимый режим работы, В программный блок 4 записывают программу работы, по этой программе включают счетчик 33, на первый вход которого поступают импульсы с генератора 32. Свыхода счетчика импульсы поступаютна дешифратор 34 и с его выхода управляющие сигналы поступают на первые входы счетчика 35 адресов, запоминающего устройства 36 и регистр 37инФормации. По этим сигналам счетчикадресов 35 выбирает адреса запоминающего устройства ЗБ, в которые записывают исходную информацию из регистраинформации 37,По окончании записи информациив запоминающее устройство 36 производят занесение инФормации в блок1 проводимости,Код величины проводимости блока1 проводимости из запоминающего устройства 36 через регистр информации 4537 поступает в регистр 9 и на входцифроаналогового преобразователя 38,Выходное напряжение с выхода цифроаналогового преобразователя 38 поступает через сумматор 39 в блок 5 аналоговой памяти. С выхода блока 5 аналоговой памяти напряжение поступаетчерез блок 3 слежения на входы ключей 29-31 блока 2 управления, Длявключения разрядного ключа 11 записывают 1 в триггер соответствующего разряда регистра 9, С выходовтриггеров 26-28, в которые были записаны ф 1, управляющее напряжение поступает на управляющие входыключей 29-31, включая их. НапряжениебОс выхода блока 3 слежения поступаетна разрядные ключи 11 блока 1 проводимости, Величина установленнойпроводимости определяется програм.мным блоком 4. Если все необходимые 65 разряды блока 1 проводимости включи"лись правильно, то заданная проводимость автоматически поддерживается в заданных пределах с помощью блока 5 аналоговой памяти, блока 3 спежения и блока 6 развязки.Если не включился разрядный ключ11 старшего разряда, а в триггер 28регистра 9 записан сигнал 1, товеличина падения на резистивном датчике 12 меньше порогового значениядискриминатора 13 и на его выходепоявится сигнал ффОфф. Этот сигналпоступает иа первый вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и второйвход первого элемента И 20. На второй вход первого элемента ИСКЛОЧИОЩЕЕ ИЛИ 16 поступает сигнал ф 1с выхода триггера 28 регистра 9, Навыходе первого элемента ИСКЛЮЧАЮЩЕЕИЛИ 16 появляется сигнал фф 1 и поступает на первые входы первого и второго элементов И 20 и 21. На второмвходе первого элемента И 20 присут"ствует сигнал "0" с выхода дискриминатора 13 и на выходе первого элемента И 20 появляется сигнал Оф1На втором входе второго элемента И21 присутствует сигнал ф 11 ф с выходатриггера 28 и на выходе второго эле-фмента И 21 появляется сигнал фф 1,который устанавливает триггеры 26 и27 в состояние фф 1. Сигналы е 11с выходов триггеров 26 и 27 поступа-ют на управляющие входы ключей 30 и 31 блока 2 управления и включают эти ключи, Напряжение с выхода блока 3слежения через открытые ключи 30 и 31поступает на разрядные ключи 11 младших разрядов и включает их, увеличивая общую проводимость блока 1 проводимости.Если включился разрядный ключ 11старшего разряда, а в триггер 28записан сигнал 1 ф 01, то величина падения напряжения на резистивном датчике 12 больше пороговой величины дискриминатора 13 и на его выходе появляется сигнал ф 11 ф. Этот сигнал поступает на первый вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и второй вход первого элемента И 20. 1 На вто- рой вход первого элемента ИСКЛЮЧРдОЩЕЕ ИЛИ 16 поступает сигнал ффОфф с выхода триггера 28фНа выходе первого элемента ИСТОЧАЮЩЕЕ ИЛИ 16 появляется сигнал 1 ф, поступающий на первые входы первого и второго элементов И 20 и 21. На втором входе второго элемента И 21 присутствует сигнал О с выхода триггера 28 и на его выходе появляется сигнал фОф. На втором входе первого элемента И 20 присутствует сигнал 1.с выхода дискриминатора 13, На выходе первого1 Ф элемента И 20 появляется сигиал 1 который устанавливает триггеры 26 и 27 в состояние фО".Сигнал "0" с выходов триггера 26 и 27 поступает на управ 822217ляющие входы ключей 30 и 31 блока 2 управления и отключает их.Напряжение с выхода блока 3 слежения не поступает на разрядные ключи 11 младших разрядов блоь 1 проводимости и они отклюЧаются, уменьшая общую проводимость блока 1 проводимости.Сигналы с выходов первого, второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16, 17 и 18 поступают на входы первого элемента ИЛИ 19, с выхода ко- о ,торого сигнал поступает на устройство отображения информации (на чертеже не показано) .Описанная схема позволяет скорректировать величину проводимости за счет младших разрядов блока 1 прово 15 димости при неправильном включении в старших разрядах блока 1 проводимости,1Предлагаемый управляемый элемент сеточной электромодели наиболее целе- ф сообразно применять в аналоговом еточном процессоре с большим количеством элементов. Использование изобретения в сеточном процессоре повьааает точность моделирования решающего 25 поля сеточной электромодели, а также позволяет осуществить контроль правильности набора параметров сеточной электромодели при решении задач теории поля. ЗОФормула изобретения351, управляемый элемент сеточной электромодели, содержащий блок проводимости, входы которого соединены с выходом блока управления, вход которого подключен к выходу блока слежения, программный блок, первый выход которого через блок аналоговой памяти соединен с первым входом блока слежения, второй вход которого подключен к,выходу блока развязки, вы ход блока проводимости соединен с входами блока развязки и программного блока и является первым выходом управляемого элемента, о т л и ч а ю щ и йс я тем, что, с целью повьваения точ О ности, в него введены блок коррекции,регистр и блок дискриминаторов, входыкоторого соединены с группой выходовблока проводимости, выходы блокадискриминаторов подключены к первойгруппе входов блока коррекции, втораягруппа входов которого соединена сгруппой входов блока управления иподключена к выходам регистра, входыкоторого соединены соответственнос вторым выходом программного блокаи группой выходов блока коррекции,выход которого является вторым выходом управляемого элемента,2. Элемент по п.1, о т л и ч а ющ и й с я тем, что блок коррекции со"держит элементы И, ИЛИ и ИСКЛЮЧАЮЩЕЕИЛИ, первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются первой группой входов блока коррекции, второй группойвходов которого являются вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходпервого элемента ИСКЛЮЧАЮЩЕЕ ИЛИсоединен с первыми входами первогоэлемента ИЛИ и первого и второго элементов И, выходы которых подключенйк первым входам второго и третьегоэлементов ИЛИ, выход второго элементаИСКЛЮЧАЮЩЕЕ ИЛИ подключен к второмувходу первого элемента ИЛИ и к первымвходам третьего и четвертого элементов И, выходы которых соединены свторыми входами второго и третьегоэлементов ИЛИ, выходы первого и вто"рого элементов И и второго и третьего элементов ИЛИ являются группойвыходов блока коррекции, первые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственнос вторыми входами первого и третьего элементов И, вторые входы первогои второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИсвязаны соответственно с вторыми входами второго и четвертого элементовИ, выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к третьему входупервого элемента ИЛИ, выход которогоявляется выходом блока коррекции.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 417803 кл. С 06 0 7/46, 1974,2, Авторское свидетельство СССР9 547790, кл, 6 06 С 7/46, 1975 (про"тотип).