Цифровой фильтр

(194 Н 03 Н 17/0 АНИЕ ИЗОБРЕТЕНИЯ в частности ранговоичный код коэф. вается в блок 9 паядные двоичные коды титут цык раз азельство 4, 1977 ство СС 1980 ство СС 1981, оп- ре- знаределения последо мумом. В этом бло адиония всех1 че ,п порядко сти отсчетов, Порядкопределяютя путем п вычисления максимумо осуществляет операцию 1-й порядковой стати татисти технике истемах цифи. Повышазашумленных оследовательно вые статистики ледовательного Злемент И 4вля умножения кодтики на вес,дного сиг=рк;1",СУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ А 8 ТОРСКОМУ СВИДЕТЕЛЬС(57) Изобретение относитстехнике и вычислительнойможет использоваться в сировой обработки информациется качество фильтрациисигналов, Устройство осущнелинейную фильтрацию вхонала согласно уравнению ух,)(вую фильтрацию.усиленияэаписмяти коэф. и-развес, коэф. К; (1в и-разрядный корегистр ( КСР) 5,ряда КСР 5 равнорядные отсчеты вступают на блоктактовым импульстактовых импульснала х, ,лельно поступают 1, и) записываются ьцевой сдвиговый Содержание 1.-гозначению К, ш Р одного сигнала поамяти (БП) 2, По м формирователя 1 в коды отсчетов сигпоразрядно паралс БП 2 на блок 3 вательности экст ке определяются"сс п . - к 11- 1 30 ксэф. сс , пос.1 упающий с КОР 5. Оиг -нал с элемента И 4 через преобразователь 6 последовательного кода впараллельный поступает на накаилива.ющий с.умматор , После и циклов раИзобретение относится к радиотехнике и вычислительной технике и может быть использовано в системах цифровой обработки информации.Цель изобретения - повышение качества фильтрации зашумленных сигна. лов,На фиг, 1 приведена структурнаяэлектрическая схема цифрового Фильтра; на фиг. 2 и 3 - структурныеэлектрические схемы блока памяти иблока определения последовательностиэкстремумов сигнала соответственно,входящих в состав цифрового фильтра.Цифровой фильтр содержит формирователь 1 тактовых импульсов блок 2памяти, блок 3 определения последовательности экстремумов сигнала, элемент И 4, кольцевой сдвиговый регистр5, преобразователь 6 последовательного кода в параллельный, накапливающий сумматор 7, умножитель 8, блок 9памяти коэффициента, информационныйвход 1 О цифрового Фильтра и управляющий вход 11 цифрового фильтра.Блок 2 памяти содержит и регистров 12 (где п - порядок фильтра), имультиплексоров 13, счетчик 14, инФормационный вход 15, установочныйвход 6, вход 17 синхронизации и выходы 18.Блок 3 определения последовательности экстремумов сигнала содержити элементов И 19, и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 21, и триггеров 22 первойгруппы, п триггеров 23 второй группы, селектор 24, п информационныхвходов 25, установочный вход 26 ивход 27 синхронизации.Цифровой фильтр работает следующимобразом.Предлагаемое устройство осуществляет в общем случае нелинейную цифровую Фильтрацию входного сигнала.согласно следующему уравнению: боты цифрового фильтра двоичный код с накапливающего сумматора 7 поступает на умножитель 8, где происходит умножение на коэф, усиленияЗ.п. ф-лы 3 ил,сгде Б, (х х) - -ая поряд ковая статистика текущих отсчетов(выборок) входного сигнала хх; у, - значение К-го отсчета сигна ла на выходе фильтра; ; - весовой коэффициент, имеющий значение О или ;- коэффициент усиления, Когда1 и только один коэффициент М1, то предлагаемый цифровой фильтросуществляет ранговую фильтрацию входного сигнала. Например, когда(и+1)/2, где и - нечетное, тогсредлагаемый цифровой фильтр осущест.вляет медианную фильтрацию сигнала, которая является очень эффективной для сглаживания импульсного шума. Ие 2 О диана является порядковой статистикой с номером (и+1)/2 при нечетном и.Еслй положить, что м = 1, Ъ 1 = 1, п и= 1/и, то получаем обычный сглаживающий фильтр, который реализует 25 операцию скользящего усреднения поформуле Перед началом работы цифрового фильтра двоичный код коэффициента усилениязаписывается в блок 9 памяти коэффициента (регистр), а и-разрядный двоичный код всех весовых коэФфициентов С 1, 1 - 1, и записывается в л-разрядный кольцевой сдвиговый регистр 5, при этом содержимое 1-го разряда сдвигового регистра 5 равно значениюОтсчеты входного сигнала, каждый из которых имеет и разрядов, последовательно поступают на информационный вход 15 блока 2 памяти, одновременнона установочный вход 16 блока памяти2 с управляющего входа 11 фильтрапоступает импульс записи нового отсчета и сдвига информации, записанной в п регистрах 12 блока памяти.В и ш-разрядных регистрах 12 временнохранятся коды и последовательных отсчетов сигнала х ,х. Блок2 памяти также содержит п мультиплексоров 18 и счетчик 14 с коэффициентом,пересчета равным ш, С помощью этихсхем осуществляется последовательноепоразрядное считывание из регистров12 кодов отсчетов х х нак-и+ ффкфчиная со старшего разряда. Счетныйвход счетчика 14 соединен с тактовым выходом формирователя 1, которыйявляется выходом генератора тактовыхимпульсов. Таким образом, с каждымтактом работы цифрового фильтра навыходах блока 2 памяти параллельнообразуются сигналы, соответствующиезначениям определенного разряда (спомощью счетчика 14) всех регистров 12.Коды отсчетов сигнала х ,х поразрядно параллельно поступаюткна соответствующие информационныевходы блока 3, Перед .поступлениемпервых разрядов всех и отсчетов изблока 2 памяти, все и триггеров 23второй группы устанавливаются в единичное состояние при поступлении импульса с управляющего входа 11 цифрового фильтра. Блок 3 последовательнопоразрядно вычисляет значения всехп порядковых статистик последователь. ности отсчетов, которые хранятся вблоке 2 памяти. Порядковые статистики вычисляются путем последовательного вычисления максимумов соответствующих последовательностей отсчетовсигнала 3, С помощью элементов И 19,ИСКЛЮЧАИ 1 ЦЕЕ ИЛИ 21, триггеров 22 первой группы, и-входового элементаИЛИ 20 поразрядно вычисляется максимальное значение входной последовательности кодов. На выходе элементаИЛИ 20 появляется поразрядно ш-разрядный код максимального значенияпоследовательности х и+, х.т,е. код первой порядковой статисти-ки В", (х х). В результатеэтого после ш тактов работы устройства все триггеры 22 первой группыустанавливаются в нулевое состояние,кроме триггера (триггеров), номер которого соответствует максимальномуотсчету, Селектор 24 реализует следующую функцию. Если -й триггер 22 первой группы находится в единичном состоянии, а все триггеры 22 первой группы с номерами, меньшими х, находятся в нулевом состоянии, то на -м выходе селектора 24 появляется сигнал "1", а на всех остальных (п) вьходах селектора - "О". Такой селектор может быть реализован с помощью п параллельно действующих элементов И, причем К-й элемент И имеет (К+1) входов. Входы К-го элемента И соединены соответственно с инверсными выходами триггеров 22 первой группы с номерами, меньшими К, с прямыми выходами К - го триггера 22 первой группы и с тактовым входом селектора 24.1 5О520 25 30 35 40 45 50 55 После вычисления всех ш разрядов максимума на вход 27 синхронизации блока 3 поступает импульс синхрониз ации с выхода управления формирователя 1. Выход управления формирователя 1 является выходом делителя частоты, вход которого соединен с выходом генератора тактовых импульсов. Частота импульсов на этом выходе формирователя 1 в ш раз меньше частоты на тактовом выходе. При поступлении импульса на вход 27 синхронизации блока 3 определения последовательности экстремумов сигнала осушествляется установка в единичное состояние триггеров 22 первой группы и запись лнформации с выходов селектора 24 в триггеры 23 второй группы. При поступлении импульса синхронизации на тактовый вход селектора 24 на его к-м выходе будет сигнал "1", если К-й триггер 22 находится в единичном состоянии и все триггеры 22 с номерами, меньшими К, находятся в нулевом состоянии. В результате связи триггеров 23 с входами элементов И 19 код определенного ранее максимума не учитывается при определении максимума в следующем цикле работы цифрового фильтра. Таким образом, во втором цикле работы цифрового фильтра на выходе элемента ИЛИ 20 появляется поразрядно код второй порядковой статистики В(х х). В п-м цикле работы цифрового фильтра на выходе элемента ИЛИ 20, т.е. на выходе блока 3, появляется код числа В (х , х), т.е. минимум последовательности отчетов синала х + фф .ф(С выхода блока 3 кад 1-й порядканай сгатистики Пх ьа вх)поразрядно (начиная са старшего разряда) поступает на первый нхад элемента И 4, На второй вход элемента 5И 4 с выхода кольцевого сдниговогорегистра 5 поступает одноразрядныйкад коэффициента к; , Элемент И 4реализует операцию умножения(хк-х.). Последанательный коц на выходе элемента И 4преобразуется н соответствующий .параллельный кад на выходе преобразователя 6, который может быть реализован и виде сдвигаваго регистра,Код произведения Ф;11;(х, х,)поступает на информационный вход накапливающего сумматора 7. При поступлении очередного отсчета на информационный нхад 10 цифрового фильтра импульс управления с управляющего входа 11 устанавливает накапливающийсумматор 7 н нулевое состояние (происходит сброс сумматора),Таким образом, после и циклов работы цифрового фильтра в накапливающем сумматоре 7 сформируется двоичныйкод числа у -г 1, . Умнажитель(, 18 реализует операцию умножения кодачисла на выходе наканлинающега сумматора 7 на кад содержимого блока 9памяти коэффициента т.е. на двоичныйкод значения коэффициента усиленияЭа счет возможности осуществленияранганай фильтраггри сигналов предлагаемый цифровой фильтр позволяет повысить качество фильтрации зашумлегных сигналон по сравнению с известными цифровыми Фильтрами. Например, засчет возможности реализации медиан 4 Оной Фильтрации сигналов данный цифровой фильтр позволяет хорошо сглацить импульсный шум и при этом неисказить значительно полезный сигнал.С помощью предлагаемого цифровогофильтра можно осуществлять также сглаинание шумов других видов, напримерсглаживание белого шума путем выполнения скользящего усреднения сигнала.50Формула изобретения 1,Цифровой Фильтр, содержащий блок памяти, элемент И, накапливающий сумматор, блок. памяти коэффициентов, формирователь тактовых импульсов и умнажитель первый вход которого соединен с выходом блока памяти каэффи 86 бциентав, а т л и ч а ю щ и й с я тем, что, с целью повьппения точности фильтрации зашумленных сигналов, введены блок: определения последовательности экстремумов сигнала, кольцевой сдниговый регистр и преобразователь последовательного кода в параллельный, выходы блока памяти соединены с соответствующими информационными входами блока определения последовательности экстремуман сигнала, выход которого подключен к первому входу элемента И, второй вход которого соединен с выходом кольценого сдвигового регистра, выход элемента И подключен к .информационному входу преобразователя последовательного кода в параллельный код, выход которого соединен с входом накаплинающего сумматора, второй вход умножителя подключен к выходу накапливающего сумматора, выход которого является выхо,цом цифрового Фильтра, тактовый выход формирователя тактовых импульсан соецинен с входами синхронизации преобразователя кода и блока памяти, а выход управлений подключен к входам синхронизации накапливающего сумматора, кольцевого сдвигового регистра и блока определения последовательности экстремумов сигнала, установочные входы накапливающего сумматора, блока определения последовательности экстремумов сигнала и блока памяти объединены между собой и являются управляющим входом цифровога фильтра, а информационный вход блока памяти является информационным входом цифрового Фильтра.2 Фильтр по п. 1, о т л и ч а - ю щ й й с я тем, что блок определения пасггедовательности экстремумов сигнала содержит и элементов И, где- 1, 2, 3, - порядок цифрового фильтра, и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,и триггеров первой группы, и триггеров второй группы, селектор и элемент ИЛИ входы которого соединены с выходами сд элементов И, первые входы которых являются соответствующими информационными входами блока определения последовательности экстремумов сигнала, а вторые и третьи входы и элементов И соединены соответственно с выходами и триггеров первой и второй групп, выходы и элементов И подключены к первым входам элементовИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которыхсоединены с выходом элемента ИЛИ яв1244 Составитель А, ОсиповичТовтин Техред Н.Бонкало Корректор Редак говая писное итета СССРЗаказ 3927/ Тираж 816 По ВНИИПИ Государственного копо делам изобретений и о 035, Москва, Ж, Раушска крытии наб.,оизводственно-полиграфическое предприяти Ужгород,оектная, 4 ляющимся выходом блока определения последовательности экстремумов сигнала, выходы п элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к входам установки в пОп триггеров первой группы, выхоц 1-го из которых (где 1. = 1, и), соединен с -м входом селектора, 1-й вы ход которого подключен к входу установки в "Он 1-го триггера второй 78 б 8группы, причем входы установки в "1"и триггеров второй группы объединенымежду собой и являются установочнымвходом, а тактовый вход селектора ивходы установки в "1" триггеров первой группы объединены между собой иявляются входом синхронизации блокаопределения последовательности экст-.ремумов сигнала.