Генератор шкалы частот электромузыкального инструмента

(54) ГЕНЕРАТОР ШКАЛЭЛЕКТРОМУЗЫ КАЛЬНОМЕНТА(57) Изобретение относитсзыкальным инструментам. Вройствам генерирования Ы ЧАСТО О ИНСТРУ я к электромучастности к устшкалы частот. ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ВТОРСКОМЪГ СВИДЕТЕЛЬСТВУ 792971/24-210.09.840.05.86. Бюл.20. Н. Партала81.828 (088.8)вторское свидетельст1565, кл. 6 1 О Н 1/Отент США4393740,Цель изобретениярасширение функцио. нальных возможностей, лостигается путем обес ечсния олновременного генерирования всех частот звукоряда при одновременном повышении налсжности работы за счет сокращения числа элементов и цепей. Устройство содержит тактовый задающий генератор 1, счетчик 2, сумматор 3 и вычислительное устройство 4. Чля достижения поставленной цели в устройство ввелены: блок памяти 5, распрелелитель импульсов 6 и блок залержки 7. Введение этих блоков позволяет генерировать олновременно частоты всех типов музыкального звукоряда, что расширяет функциональные возможности устройства. 3 ил.Изобретение относится к электромузыкальпым инструментам (ЭМИ), в частности к устройствам генерирования шкалы частот.Целью изобретения является расширение функциональных возможностей путем обеспечения одновременного генерирования всех частот звукоряда при одновременном повышении надежности работы за счет сокрапсения числа элементов и цепей.На фиг.прелставлена функциональная сема генератора шкалы частот; на фиг. 2 - диаграмма формирования адресов блока памяти; на фиг. 3 - диаграммы напряжений в устройстве.Генератор шкалы частот электромузыкального инструмента содержит последовательно соединенные тактовый генератор 1 (задающий) и сцетчик 2, а также сумматор 3 и вычислительное устройство 4, блок 5 памяти, распределитель 6 импульсов и блок 7 задержки, причем выход тактового генератора 1 полключен к тактовому входу вычислительного устройства 4, д через блок 7 задержки -- к входу разрешения записи канала А олока 5 памяти и входу разрешсния выдачи информации выцислительнос устройства 4, выходы разрядов счетцика 2 подключены к соответствующим входам канала А блока 5 памяти, к первой группе входов сумматора 3 и к адресным входам распределителя 6, выход нулевсгс состояния счетчика 2 соединен с второй группой входов сумматора 3 и с входом перешсд .цвятого разряда вычислительного устройтва 1, выходы сумматора 3 подключены к ссо нетствукшим входам адреса канала В блока 5 памяти, вхолы-выхолы канала А которого соелинены с соответствующими входами- выходами канала А вычислительного устройства 4, входы-выходы канала В блока 5 памяти соелинены с входами-выхслами канала В вычислительного устройл ва 4 со сдвигом нд четыре разряда в сторону млалших разрядов, причем старшие четыре разряда входов-выходов канала В вычислительного устройства 4 заземлены, а стариие восемь разрядов входов-выколов канала В блока 5 памяти подключены также к и формационным входам распределителя 6, выхолы которого являются выходами 8 устройства,Генератор шкалы частот работает слелующим образом.Задаюсций генераторвырабатывает импульсы с частотой 1; == 6528240 Гц = 6,5 МГц (фиг. 2 а). Эти импульсы поступают на сцетчик 2 адреса, который работает циклически, отсчитывая колы от 0000 ло 101, т. е. 12 позиций кода (фиг. 2 в). Прел- положим, что в начале работы в яцейкдх блока 5 памяти записаны нули (ниже булет показано, что исходное состояние блока 5 памяти безразлично), а счетчик 2 адреса находится в состоянии 0000. При этом на выходе С 1 нулевого состояния счетчика 2 устанавливается потенциал О, который поступает па вход переноса С 1 вычислительного устройства 4 по р-му (например, 9-му) разряду.Вычислительное устройство 4 работаетв режиме суммиповапия данных с вхолов А, В и переноса С 1, т. е. К, = А+ В + С 1.Такой режим, например, в микропроцессорной секции КР 1802 ВС устанавливается полачси па входы кола микрокоманл Е-О Г 7 кола О 10 0010 (этот кол не меняется в процесс рботы). Нд входы А и В по прелполокепио пз блока 5 памяти полаются нули, шэгому С == 1:2 становится результатом.Как только слок 7 задержки выдает импульс (фиг. 2 б), по входу Е разрешения выдачи информации вычислительного устройства 4 разрешается выдача данных па выходы А, д блок 5 памяти переходит в режим записи по каналу Л, т. е. принимает информацию.Следует отметить, цто входы и выходы как волоке 5 памяти, так и в вычислительном устройс.тве 4 сбрдтимьсе. Поэтому шина данных А покдздпд пд фиге. 1 лвупаправленной.Таким образом, С =- 2" записываетсяв блок 5 памяти по адрес санала А 0000 (в дальнейшем это алрес Х 1) и представляет собой с(ь Б ок 5 памяти, состояций из регистров типы КР802 ИР 1, имеет ту особенность, что в нем можно одновременно производить запись по каналу А и считывание по каналу В. В ланном случае адрес канала В такой ке, как и адрес канала А сотак как на второй вход сумматора 3 подается О и поэтому на его выходе то же, что и на вхоле. 11 ри этом после окончания импульса залержки па выхолах А и В блока 5 памяти устанавливается олпо и то же число с(= 1 2", по с выхолов В блока 5 памяти это цпло полдстя на входы В вычислительногс; трсй вд 4 со слвигом на 4 разряда, т. е. нд Л полается с(ц, а на В - Лс = с,/16.Передний фронт второго тактового импульса залдюшего генератора 1, поступая 40 па тактовый вхоЛ С.К вычислительногоустройства 4, производит операцию суммирования А + В -1- С 1. Так как сцетцик адреса 2 перецел при этом в состояние 0001, то пд вхоле С 1 сулет О, д А + В = сч + + с(,16 ==2" + 1 2 . Это число по второму задержанному импульсу записывается в схок 5 памяти по адресу хо 2 и представляет сооой с(; = 1, + Лс(ь После окончания второгс з;лержаппого импульса на выходах Л и В блока 5 памяти булут с(и Лс(ц.5011 ерелпим фронтом третьего тактового импульса производится операция суммирования с(+ хс( = ср+ с(,/16. Это число по 3-му задержанному импульсу записывается по адресу ЛЪ 3 как с(з, и далее повторяется послс ловательно описанный алгоритм. На фиг. 2 л показано, как при этом меняются длрссд А и В блока памяти. Видно, что крсме случая, когда кол счетчика 2 равен (П)00 (адрес А равен адресу В 1, адрес Вца 1 меньше адреса А.,Е 1 ля оргеНизеЕии адреса В используется сумматор 3. Ня егц первый вход подается код счетчикз 2, з цд второй вход -- импульс нчлевого состояния Сс счетчика 2. При СЕс = 0 число 0000 на первом входе сумматора поступает на выход без изменений. При других состояниях счетчика 2 СК = 1 и в сумматоре 3 производятся, например, операции (без учета переноса): 0001 + 111 = 0000, 0010 + + 1111 = 0001 и т. д., что эквивалентно вычитанию единицы.В качестве сумматора 3 может быть использована микросхема55 ИМЗ.В первом цикле из лвена цгати импульсов задающего генератора 1 в лвецалцять ячеек памяти блока 5 заносятся исхо;гные Значения (ГЕ, , .1, , (Е . В слелуОшсхг цикле в ячейкузаносится еше елиции;1 через вход переноса С, т. е.улвзивается, Нслс этого послеловательно улваиваются (, ( , (г). После гп-го цикла числа в ячейках 12 увеличиваются в гп раз. Этот прогесс накопления чисел показан на фиг. 3 д. 11 ри этом видно. что на 8-м разряде блока 5 пачяти во времени образуется меандр с частотой 1, а Б 8+ 1-мс частотой 1/2 и т. л. (фиг. Зб. в), т. с. чогут быть олновременно цолучены сОтг, различных октав.Абсолктцые значения частот 1, определяются еле;гукцич образом. Если в ячейкублока 5 цамяти ца каждом цикле из 12 импульсов Залаюцгего генератора 1 посту 1- ет 1 по р-.чу разряду. то на 5-х разряде (8)р) образуется меанлр с частотой . /12 , == 1, в ячейке2, гле благоляря12 "лобавкс А цзкоп,ение происходит с)ыстрес, нд 8.м разрялс ) = (1 + 1/6) 1 В ячейке3 Е = 1) + А 11, в ячейке Л 4 Е = Е + + Л(2 и т. л. Разрядная сетка данного устройства имеет вила, а-, з(; а октавы Е целая часть фазыракдробная часть фазы24-разрядная сетка делится на три части: ".зобцуо часть фазы, целую часть фазы, рдзряды октав, при этом в ячейкуелиницд через вхол переноса С вводится ца 9-м разряде, а сигнал ноты 4-й октавы сцимается с 17-го разряла. В 17-м разряде для 1 единица появляется через 256 = 2" циклов, поэтому и период частоты равен 256 цикламЕ;).) 6 5 МГг астоты Е: ./12, т. е. 1 = - - = " - - - =12 256 3072 =- 2091 Гц, что соответствует ло 4-й окта. вы. С 18-го разряла снимается, следовательно, до 3-й октавы, с 19-го - ло 2-й октавы и т. л. С ячейки2, очевидно, с 17-го разряда снимается до-диез 4-й октавы, с 18-го разрялз - до-диез 3-й октавы и т. л. Со Времеем 24-Е)дзряЛндяцессе накопления чисел переполцястся, и происходит перехол в нулевые состояния по всем разрялач. Поскольку темп накоплецця в различных ячейках разный, то эти переходы происхолят неодновременно н если.например, в ячсикс1 в какой.то чомсцт установился ц),1 ь, 1 ц Б .)рНх 51 Ч)йк 1 х бчл)," какие-то начя;1 ьньц. фаЗБЕ. Ел я работы ус 1.роСтг)з это не ичест Зндчеггия. т. к. теми накопления чисел Б ячейках определяется ЦРЕ)ЖЛ(. ВССГО ТСХ 1 ЦОМ ГЕГ)СТЧЦЛНИ 51 СЛИНИЦЫ в ячсику1, от которой к лругим ячейкяч теми постепенно наращивается, з цдчдльныс фазы сигналов цот лля работы ЭМ 4 несущественны.5Ицфор;)1 дЕИ 51 (.и стариНх разрядов бг 10.ка 5 памяти (с 17-го пц 24-и) цостчцает ц; ИнфОР)гг)1 ГИОЦЦЬ 1( БХО,(Ы РЕСЦРСЛ(сггИТС)ЛЯ .Распределитель состоит ИЗ набора стробируемых лецгифрдторов. количество которых ,г) равно числ Октав. 1 з кджлый из этих ле.ци(1)рдторов е длрсцыс вхоль 1 цлдстс 51 ко, счетчик;1 2, д нд информаионный вхол (вход строця) пцстуцдет сигнал ( цлцого из рззрялсБ б,Окд 5 ндхгяти. Ндпричс р, кц.лд и б зок( 0 цз )151 ти Оц рд иив 1(1 Гся 5 ЧсЕс7, В Гсцигр)торс информ;1 Гия цос г н;с г цд ) - и Выхц,г. 1 д(10лсггит(.Гь 6, Г;ки) 0.разом, ихсс (.Тц,Бк Бьхолов, (.ко,Бк НОГ имеется во исси к,1;Бидтхре Э.)И. 11 д кдж- ДОМ ИЗ БЫ ХО.Гон,г(Ц 1 ифРДТОРЦВ ПД(НРСЛСЛЦ- тсг 1 я 6 ноя в, яОт(51 д ки ими,1 ь ОВ (.0 ( квджпостыл 1", ссцтш тстю кцис чед нлр) Ед данном рдзрялс 1 фиг. 3 б, и, г). )Н)три цдчки Езстцтд имц),)ь(ОБ равна 1, , 1 ), 1 чдстогз сдхгих цдчск сццтветствчсг ч;с Гоге ноты. Если цд клавиатур (ця контакты кс)- торОй поляк)тс 51 сцГцдггы (. Вы.)Олд 8) ц 1 жать олк) г)рчс н ю лве к, Ивин и или более, то ООРЕЗХ С ТСЯ С)1)11 и 11(К И ХЕЦЧГ 1 ЬС ОЕ, КД К ЦЦ.кзздцо ц 1 фиг. 3 Л. В .;1,11,цсйцсм В с(. Н,г;гт(.,с нцзкои чгстоБг;).(111 Вь(л(.)гяютс 51 сммдр- Ц Ы Ц И;ИСО Д(."0 Ы(. СИ Ц ДГ Ы, Я К ПОКД;)Д Цц ) г) ц д (1) и г. Зс.Е(0. кОГгьс),грцццдЯ часть фдзь) Здци )1 Ее8 рдзрялОБ, то Об(сцсчие)ас т(.51 то 1 но(. тг, Б256 по )стоте. г. с. +.0,2",(,.Т 1 кц м Об р 1301, ВВслс)нис НОВых чзггц 1(с)лока 5 пдхгяти, слокд 7 залержки, р;цгрслеггитеггя 6) подво,5 сс нрирцВ;)ть (;г.ювречеццо частоты всех тинов музыкального звукорялд, что рдсНиряет фуцкцш)- Бальные возможности устройсте)з. Кроче того, путем применения круццых функциональных бгоков спи ж зстс 51 числО эгг(х 1Н 1 ОВ и ЕГЕЦС)и И ЦОВЫЦД(ТсЯ ЦД ГСЖЦОСГЬ РДОЦТЫустройства.Ф(.ггг.г(г ггд(тг)(г( нп.гГс цсртцр цкд,ы;стот эл( с: 1 цч,:кальнцгц ицс Гр) чс ц г;. со.гсрждцги(1;Ос с,з) вателгии сце.синс ццьтдкг);ы, (Н(рд гор1234878 ЕЮ г 4 др Ю ц ф 1 2б Г 4Фиг,и счетчик, а также сумматор и вычислительное устройство, отличающийся тем, что, с целью расширения функциональных возможностей путем обеспечения одновременного генерирования всех частот звукоряда при одновременном повышении надежности работы, в него введены блок памяти, распределитель импульсов и блок задержки, причем выход тактового генератора подключен к тактовому входу вычислительного устройства, а через блок задержки - к входу разрешения записи канала А блока памяти и входу разрешения выдачи информации вычислительного устройства, выходы разрядов счетчика подключены к соответствующим входам канала А блока памяти, к первой группе входов сумматора и к адресным входам распределителя, выход нулевого состоя ния счетчика соединен с второй группой входов сумматора и с входом переноса вычислительного устройства, выходы сумматора подключены к соответствующим входам адреса канала В блока памяти, входы-выходы канала А которого соединены с соответствующими входами-выходами канала А вычислительного устройства, входы-выходы канала В блока памяти соединены с входами- выходами канала В вычислительного устройства со сдвигом на четыре разряда в сторону младших разрядов, причем старшие четыре разряда входов-выходов канала В вычислительного устройства заземлены, а старшие восемь разрядов входов-выходов канала В блока памяти подключены также к информационным входам распределителя, выходы которого являются выходами устройства.Составитель С. Клевнов Редактор М. Циткина Текред И. Верес Корректор Л. Обру чар Заказ 2701/53 Тираж Зой1 олннснос ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 133035, Москва, Ж - 35, Раушская наб., д. 45 Филиал ППП Патент, г. Ужгород, ул. Проектная, 4