Анализатор спектра фурье

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А б 1) 4 С 06 Р 15/33 Йр,: ОПИСАНИЕ ИЗОБРЕТЕНК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ л. 915в, Г.А. Кухарев .Я. Усенко ССР974,детельство Г 15/332,тельство СС Р 15/332, ое свид кл. С 0 УДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(21) 38002 (22) 09.10 (46) 23.04 (72) Ю.М. Э.С. Ислям (53) 681. (56) Авто Мд 446073,Авторс В 560236,25/24-2 .84 .86. Бю Вишняко ова и Н 2(088.8 ское.св кл. С 0(54) АНАЛИЗАТОР СПЕКТРА ФУРЬЕ(57) Изобретение относится к цифровой вычислительной технике и может Я 0226486 быть использовано для вычисленияспектра по алгоритму быстрого преобразования Фурье. Цель изобретениярасширение области применения анализатора за счет обработки последовательностей с переменным шагом скольжения. Это достигается введением ванализатор блока памяти, блока регистров, четырех коммутаторов, блока управления и арифметического блока с соответствующими функциональными связями между ними и известнымиблоками анализатора. 1 з.п, ф-лы,2 ил,Изобретение. относится к цифровойвычислительной технике и может бытьиспользовано для вычисления спектрапо алгоритму быстрого преобразованияФурье.5Цель изобретения - расширениеобласти применения за счет обработкипоследовательностей с переменным шагом скольжения.На фиг. 1 представлена блок-схема10предлагаемого устройства; на фиг, 2 -функциональная схема блока управления,Анализатор спектра содержит аналого-цифровой преобразователь 1, ком 15мутатор 2, блоки 3 и 4 памяти (входных данных), сумматор 5, коммутаторб, блоки 7 и 8 памяти, коммутаторы9 и 10, арифметический блок 11, блок. 12 постоянной памяти (тригонометрических коэффициентов), сумматор 13,блок 14 регистров, умножитель 15а также синхронизатор.Блок 16 управления (фиг. 2) содержит дешифратор 17, счетчик 18.,делитель 19 частоты, генератор 20тактовых импульсов, распределитель21 импульсов, шифратор 22, дешифратор 23, счетчик 24, шифратор 25,дешифратор 26, счетчик 27, элементы ЗОИ 28 и 29, триггеры 30 - 33.Кроме того, позициями 34 - 41обозначены выходы блока 16 управления.Устройство работает следующим3 и образом.Полученные в результате дискретиэации в блофе 1 первые М дискрет Х - Х., сигнала записываются в блоке 3 памяти входных данных и пересыпа О ются через блоки 5 и б в блок 7 памяти. Адреса записи в блок 3 определяются содержимым счетчика 18 адресов блока 16, а запись в блок 7 осуществляется управляющими сигналами с шиф ратора 22 по адресам, определяемым содержимым счетчика 24 адресов, Выбор блоков 3 и 7 памяти осуществляется коммутатором 2 по управляющему сигналу с триггера 33 режима и комму О татором 6 по сигналу триггера 30.Далее полученные дискреты обрабатываются по обычному алгоритму быстро; го преобразования Фурье (БПФ) . Арифметический блок 11 выполняет станцартные арифметические операции сложения и умножения алгоритма БПФ по управляющим сигналам с шифратора 22. Промежуточные результаты обработки по алгоритму БПФ записываются через первый коммутатор б в блок 7 памяти по адресам, определяемым содержимым счетчика 24 адресов.После получения М конечных результатов по алгоритму БПФ (С, ) они из блока 7 памяти через блок 9 и коммутатор 10, сумматор 13, умно- житель 15 (умножение на "1" на этом этапе) поступают в блок 14, где сохраняются неизменными до обработки следующей серии дискрет. Управляющие сигналы на блоки 9 и 10 поступают с триггеров 32 и 31 блока 16.При поступлении новых М (М(сй) дискрет сигнала с блока 1, а именно дискрет Х ,Х , ,Х , которыеН ф И фф П+М 1 ф поступают во время обработки отсчетовМ Х по алгоритму БПФ, устройство работает следующим образом. М новых дискрет с помощью коммутатора 2 записываются в блок 4 памяти входных данных по адресам 0-М. Выбор блока 4 осуществляется по управляющему сигналу с триггера 33 режима, а адреса определяются содержимым счетчика 18. Эти данные подаются на первый вход сумматора 5, на второй вход которого поступают из блока 3 памяти входных данных М ранее поступивших дискрет ), - Х. , считываемых из ячеекМ с теми же адресами О-М, по которым в блок 4 записываются новые данные,На выходе сумматора 5 образуется поди кретная разность входных данных У - Х Х,-Х, Х, . - Х, которая через коммутатор 6 поступает в блок 8 памяти по адресам, определяемым содержимым счетчика 27 адресов.На следующем этапе производится обрабстка поступивших М разностных отсчетов по алгоритму БПФ, но уже как последовательности данных, содержащих всего М ненулевых компонент и И -М нулевых компонент. Арифметический блок выполняет арифметические операции сложения и умножения алгоритма БПФ последовательности с нулевыми компонентами, находящимися в блоке 8 памяти. Блок 9, коммутатор 10 и коммутатор 6 обеспечивают в данном случае прохождение информационных потоков в арифметической блок 11 с занесеФем промежуточных и конечных результатов БПФ в блок 8 памяти. Поворачивающие множители для реализа 1226486ции алгоритма БПФ выдаются из блока 12 памяти тригонометрических коэффициентов. Вычисленные Н новых коэффициентов (ДС) через блок 9 и коммутатор 10 поступают на второй сумма" тор 13. Одновременно на второй вход сумматора 13 поступают из блока 14 все М коэффициентов Фурье (С, которые вычислены ранее. На выходе второго сумматора 13 образуется по- компонентная сумма из коэффициентов Фурье (С + Ь С), которые поступают на первый вход блока 15. На второй вход блока 15 поступают фазовые коэффициенты сдвига с выхода блока 12 памяти тригонометрических коэффициентов. С выхода блока 15 результат умножения (также покомпонентного) поступает в блок 14 в виде набора новых коэффициентов Фурье (С ).И)С приемом следующих М дискрет сигнала от блока 1, а именно дискретХ ХХй+м в+м+1 ф"ф в+2 м-последние поступают через коммутатор 6 в блок 7 памяти в виде последовательности, содержащей М ненулевых и Й -М нулевых компонент. Затем весь рассмотренный выше цикл вычислений повторяется до прихода очередных дискрет М сигнала, на втором этапе вычислений коэффициентов Фурье на выходе сумматора 5 образуется покомпонентная разность сигнала вида Х -Х,Х, -Х ,Хч+км,к-.1)м й+км+1 (кч)и+1" н+(к+1)ккм И Теде.л ыПри К = - -1 запись очередныхММ дискрет входных данных производится в блок 4 памяти входных данных в ячейки с адресами Ь) - (И+1) в )1 -1; а М вычитаемых дискрет выбираются из ячеек блока 3, имеющих такие же адреса.йПри К = запись очередных М дискрет осуществляется в блок 3 памяти входных данных по адресам 0 -(М - 1), а на второй вход сумматора 5 поступают для вычитания М дискрет из ячеек блока 4 с теми же адресами.Порядок знаков компонент, поступающих на сумматор 5 (из блока 3 - со знаком "плюс" а из блока 4 - со знаком "минус"), остается неизменным вйтечение - этапов поступлений данмных по М дискрет, затем знаки меняются на противоположные, и процесс циклически повторяется.Устройство реализует следующую рекуррентную вычислительную процедуск) (+-мк) (к 1) + С(мк) ру С =ф5 к= 1,2,где С к) (к вектор коэффициентов Фурье размерностьюй рассчитанный на К-м этапе вычислений при обработке очередных М дискрет;вектор коэффициентов фурье размерностьюйрассчитанный на (К)-м этапе (предыдущем) вычислений;вектор приращений коэффициентов Фурье размерностью, рассчитанный после приема М компонент исходного сигнала на К-м этапе вычислений;диагональная матрица сдвига в частотной области порядка И вида ср( м) =о ш (й,йи с элементами й"= ехр(-мк) 25-мк Ей матрица порядка Мдиска ретно-экспоненциальных функций с элементами где35 40 Х-мк квектор исходных данныхразмерностью ) , имеющийМ ненулевых компонент,поступивший в устройствона К-м этапе вычисленийпри приеме очередных Мдискрет, сдвинутый влевона М -М дискрет;вектор исходных данныхразмерностью й , имеющий М ненулевых дискрет,принятых на (К)-м этапе. 45 Х 1 к) 50 Формула изобретения 1. Анализатор спектра Фурье, содержащий аналого-цифровой преобразователь, вход которого является инфорВектор приращений Ьс" вычисля 30 ется по алгоритму БПФ видамационным входом анализатора, первыйблок памяти, выход которого подключен к первому входу первого сумматора, второй и третий блоки памяти,второй сумматор, выход которого подключен кпервому входу умножителя,второй вход которого подключен кпервому выходу блока постоянной па"мяти, о т л и ч а ю щ и й с я тем,что, с целью расширения области при Оменения за счет обработки последовательностей с переменным шагом скольжения, в него введены четвертый блокпамяти, блок регистров, четьре коммутатора, блок управления и арифметический блок, вход задания коэффициентов которого подключен к второмувыводу блока постоянной памяти, выходаналого-циФрового преобразователяподключен к информационному входупервого коммутатора, первый и второйвыходы которого подключены к информационным входам соответственно первогои четвертого блоков памяти,:выходчетвертого блока памяти подключен квторому входу первого сумматора, выход которого подключен к первому инФормационному входу второго коммутатора, первый и второй вьжоды которьжподключены к информационным входам ЗОсоответственно второго и третьегобпоков памяти, выводы которых подключены соответственно к первому и второму информационным входам третьегокоммутатора, первый и второй выходыЗ 5которого подключены соответственнок первому и второму информационнымвходам четвертого коммутатора, первый и второй входы которого соответственно подключены к первому входу 43второго сумматора и входу операндоварифметического блока, выход результата которого подключен к второмуинформационному входу второго коммутатора, выход умножителя подключен к 45информационному входу блока регистров, выход которого подключен к второму входу второго сумматора и являет.Ся информационным выходом анализатора, при этом первый и второй выходы 50блока управления подключены соответственно к адресным входам, входамчтения-записи первого и четвертогоблоков памяти, третий и четвертыйвыходы блока управления подключены/соответственно к адресному входу и входу чтения-записи второго блока памяти, пятый и шестой выходы блока управления подключены соответственнок адресному входу и входу чтения-записи третьего блока памяти, седьмойвыход блока управления подключен квходу синхронизации арифметическогоблока восьмой, девятый, десятый иодиннадцатый выходы блока управленияподключены к управляющим входам соответственно первого, второго, третьего и четвертого коммутаторов.2, Анализатор по п, 1, о т л и -ч а ю щ и й с я тем, что блок управления содержит четыре триггера, двашифратора, три дешифратора, три счетчика, делитель частоты, распределитель импульсов, два элемента И игенератор тактовых импульсов, выходкоторого подключен к тактовому входураспределителя импульсов, первымвходам первого и второго элементов Ии входу делителя частоты, выход которого подключен к счетному входупервого счетчика, информационный:выход и выход переноса которого подключены соответственно к входу первого дешифратора и установочному входупервого триггера, вход синхронизациикоторого подключен к первому выходураспределителя импульсов, второй итретий выходы которого подключенысоответственно к первому и второмуустановочным входам второго, третьего и четвертого триггеров, прямой иинверсный выходы второго триггераподключены к вторым входам соответственно первого и второго элементов И,выходы которых подключены к счетнымвходам соответственно второго и третьего счетчиков, информационные выходы которьж подключены соответственно," вторые - к входам первого шифратора и второго дешифратора, третьи -к входам третьего дешифратора и второго шифратора, причем информационный выход первого счетчика, выходпервого дешифратора, информационныйвывод второго счетчика, выход второго дешифратора, информационный выходтретьего счетчика, выход третьегодешифратора, выходы первого и второго шифраторов, вьжоды первого, второго, третьего и четвертого триггеровявляются выходами блока соответственно с первого по одиннадцатый,122 б 486 юг. Составитель Техред Л.Ол Бараноник Редакт Буг орректо говая каз 213 б/5 Тираж б 71 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 3035, Москва, Ж, Раушская наб., д