Система связи с многоосновным кодированием

(57) Изобрнике связиформации сэнергетичечиваетсямации. Сисщей сторон О ГООСНО ВНЫМ ся к техтение относк системам передачи частотны о граниченнь ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИИ ИСАНИЕ ИЗОБР К АВТОРСКОМУ СВ(56) Балакришман А.В. Статикая теория связи и ее прилоМ.: Мир, 1967, с. 72-94.Авторское свидетельствоВ 1069175, кл, Н 04 1 1/00,ским потенциалами. Увелискорость передачи инфортема содержит на передаюе источник сигналов, блок дифференциального кодирования, преобразователь сигналов, формирователь коммутирующих последовательнос.тей, генератор несущей частоты, блокуправления сдвигом фаз, фазовый модулятор, усилитель мощности, генератортактовых импульсов, делитель частоты,блок раздельного дифференциапьногокодирования (БРДК), На приемной сто"роне блок предварительного усиленияи селекции, многоканальный коррелятор, блок выбора максимального сигнала, два дешифратора, блок восстановления кодовых комбинаций, блоквосстановления несущей частоты,формирователь опорных сигналов,блок синхронизации, приемник сигналов, блок раздельного относительного декодирования (БРОД). Скоростьувеличивается введением на передающей части БРДК, а на приемной частиБРОД. 2 ил.12233 О 25 Изобретение относится к технике связи, а именно к системам передачи информации .с ограниченным частотным и энергетическим потенциалом.Цель изобретения - увеличение скорости передачи информации.На фиг. 1 изображена структурная электрическая схема передающей части системы связи с многоосновным кодированием; на фиг. 2 - структурная электрическая схема приемной части системы связи с многоосновным кодированием.Система связи с многоосновным ко-, дированием содержит источник 1 сигна лов, блок 2 дифференциального кодирования, преобразователь 3 сигналов, формирователь 4 коммутирующих последовательностей, генератор 5 несущей частоты, блок 6 управления 20 сдвигом фаз, фазовый модулятор 7, усилитель 8 мощности, генератор 9 тактовых импульсов, делитель 10 частоты, блок 11 раздельного дифференциального кодирования, блок 12предварительного усиления и селекции, многоканальный коррелятор 13, блок 14 выбора максимального сигнала,первый дешифратор 15, блок 16 восстановления кодовых комбинаций, 30 блок 17 восстановления несущей частоты, формирователь 18 опорных сигналов, второй дешифратор 19, блок 20 синхронизации, приемник 21 сигналов, блок 22 раздельного относительного декодирования. Система связи с многоосновным кодированием работает следующим образом.Последовательность двоичных символов (фиг.1) с выхода источника 1 сигналов поступает в блок 2 дифференциального кодирования и в блок 11 раздельного дифференциального кодирования, В блоке 2 ,дифференциаль ного кодирования осуществляется преобразование двоичных данных в новую последовательность двоичных символов взаимообусловленного вида. Эта последовательность символов поступает в преобразователь 3 сигналов. С выхода преобразователя 3 сигналов (в параллельном коде) эта /последовательность двоичных символов поступает на формирователь 4 коммутирующих последовательностей, на другой вход которого поступают импуль-. сы с выхода делителя 10 частоты,85 2формируемые из тактовой частотыпутем ее деления на четыре. Формирователь 4 коммутирующих последовательностей анализирует четырехразрядные комбинации, если поступила комбинация нечетного типа (поколичеству единиц или нулей), тона выходе формирователя 4 коммутирующих последовательностей формируется сигнал признака "Нечет",который поступает в блок 2 раздельного дифференциального кодирования.Из сигнала "Нечет" формируются вформирователе 4 коммутирующих последовательностей коммутирующие последовательности,соответствующие несущемуколебанию типа сов 0, и зюпу,й. Этикоммутирующие последовательностииспользуются для управления сдвигомфазы несущего колебания и для разделения исходного потока данных,поступающего на вход блока 11 раздельного дифференциального кодирования. В блоке 11 раздельного дифференциального кодирования осуществляется задержка последовательностидвоичных символов, поступающая свыхода источникасигналов, задержка необходима для согласования сигналов с выхода формирователя 4 коммутирующих последовательностей синформационной последовательностьюдвоичных символов, так как в преобразователе 3 сигналов преобразованнаяпоследовательность символов задержана на четыре такта. Затем задержанная последовательность двоичныхсимволов в блоке 11 раздельного дифференциального кодирования делитсяна две последовательности при помощи коммутирующих последовательностей с последующим кодированием относительным (дифференциальным) методом информационных символов раздельно по двум идентичным каналам.Полученные две последовательностисуммируются в одну последовательность двоичных символов. Причем этапоследовательность состоит из набора 16-ти четырехразрядных комбинаций: 8 комбинаций четного типа и 8комбинаций нечетного типа, Сигналпризнака "Нечет", задержанный натри такта, осуществляет преобразование нечетных четырехразрядных ком"бинаций в четные путем инверсии четвертого разряда нечетных комбинаций. Таким образом, на выходе блока 011 раздельного дифференциального1223385 4ний, принятых на текущем и предыдущем интервалах, определяет, относятся ли эти решения к несущей одноготипа (з 1 п и,1 или соз и,С) или к не 5 сущим разных типов (з 1 п О 1 и соз Иолибо совы,С и з 1 пи,С), и формируетна этой основе на своем выходе признак (импульс) принадлежности принятой текущей комбинации к комбинациямтипа "нечет , а также коммутирующиепоследовательности, которые поступают на соответствующие входы блока22 раздельного относительного декодирования, Отсутствие импульса навыходе второго дешифратора 19 соответствует приему комбинации типа11четНа завершающем этапе обработкив блоке 6 восстановления кодовыхкомбинаций на основе выходньг: сигналов первого дешифратора 15 и второго дешифратора 19 Формируется восстановленная комбинация, котораяв последовательном коде поступает 25 на вход блока 22 раздельного относительного декодирования, где осуществляется разделение этой последовательности двоичных символовна две при помощи коммутирующихпоследовательностей для раздельного декодирования и окончательноговоспроизведения принятой двоичнойинформации с последующей выдачейее приемнику 21 сигналов. На приемной стороне (фиг. 2) приходящий сигнал сначала поступает на блок 12 предварительного усиления и . селекции, Затем иэ принятого сигнала в блоке 17 восстановления несущей частоты и блоке 20 синхронизации выделяются синхропараметры - несущая частота, тактовая частота следования двоичных символов и цикловая частота следования комбинаций. На основе выделенных несущих, тактовых и цикловых частот в формирователе 18 опорных сигналов формируются копии передаваемых сигналов (опорные колебания), которые поступают в канал выделения информации, Основным элементом этого канала является многоканальный коррелятор 13, который вычисляет свертки принимаемого сигнала со всеми копиями (время интегрирования.Т =Т =4 Т где Т - врео ц в в мя, отводимое на передачу каждого бита) и результаты вычисления корреляционных интегралов в моменты времени =кТ , где к=1,2 число которых естественно совпадает с числом отличающихся сигналов, подаются на параллельные входы блока 14 выбора максимального сигнала. На одном из выходов блока 14 формируется нормированный сигнал, фиксирующий номер канала, на выходе которого принимаемый сигнал дает максимальный выходной эффект. Сигналы с выходов блока 14 выбора максимального сигнала поступают на первый дешифратор 15 и второй дешифратор 19. Задачей первого дешифратора 15 является преобразование нормированного импульсного сигнала на выходе блока 4 в соответствующую этому выходу четырехразрядную комбинацию (комбинацию типа чет"). Вторбй дешифратор 9 при этом на основе анализа решекодирования формируется последовательность двоичных символов, состоя. щая иэ набора 8 биортогональных четных четырехразрядных комбинаций, соответствующих несущему колебанию типа сов и, С и з 1 п у, . Этими выходными сигналами в фазовом модуляторе 7 осуществляется фазовая модуляция несущего колебания, прошедшего дополнительную обработку в блоке 6 управления сдвигом фаз. Результирующий сигнал усиливается в усилителе 8 мощности и подается в линию связи к приемной стороне. 35 Формула изобретения Система связи с многоосновнымкодированием, содержащая на передаю 40щей стороне последовательно соединенные источник сигналов, блокдифференциального кодирования,преобразователь сигналов и формирователь коммутирующих последова-.45тельностей, последовательно соединенные генератор несущей частоты,блок управления сдвигом фаз, ф.зовый модулятор и усилитель мощности,а также генератор тактовых импульсов и делитель частоты, причем выход источника сигналов соединен свходом генератора тактовых импульсов, выход которого соединен с управляющими входами блока дифферен 55 циального кодирования, преобразователя сигналов и делителя частоты,выход делителя частоты соединен суправляющим входом формирователя5 12 коммутирующих последовательностеи, информационные выходы которого соединены соответственно с информационными входами блока управления сдвигом фаз, на приемной стороне система содержит последовательно соединенные блок предварительного усиления и селекции, многоканальный коррелятор, блок выбора максимально". го сигнала, первый дешифратор и блок восстановления кодовых комбинаций, а также блок восстановления несущей частоты, формирователь опорных сигналов, второй дешифратор, блок синхронизации и приемник сигналов, причем вход блока восстанов"ления несущей частоты соединен с выходом блока предварительного усиления и селекции и первым входом блока синхронизации, первый выход которого соединен с управляющими входами многоканального коррелятора, блока выбора максимального сигнала,первого дешифратора, второго дешифратора и первым управляющим вхбдом формирователя опорных сигналов, второй выход блока синхронизации соединен с вторым управляющим входом формирователя опорных сигналов и первым управляющим входом блока восстановления кодовых комбинаций, первый и второй выходы блока восстановления несущей частоты соединены соответственно с третьим управляющим входом формирователя опорных сигналов и вторым входом блока синхронизации, выход формирователя опорных сигналов соединен с вторым входом много 23385 Ьканального коррелятора, а выход блока выбора максимального сигналасоединен с информационным входомвторого дешифратора, выход которого 5соединен с вторым управляющим входом блока восстановления кодовыхкомбинаций, о т л и ч а ю щ а яс я тем, что, с целью увеличенияскорости передачи информации, на 1 р передающей стороне введен блок раздельного дифференциального кодирования, сигнальный вход которого соединен с выходом формирователя коммутирующих последовательностей, прямой иинверсный выходы которого соединенысоответственно с коммутирующимивходами блока раздельного дифференциального кодирования, информационный вход которого соединен свыходом источника сигналов, выходгенератора тактовых импульсов соединен с синхронизирующим входом блока.раздельного дифференциального кодирования, выход которого соединен с 25 вторым входом фазового модулятора,на приемной стороне введен блок раздельного относительного декодирования, выход которого подключен к входу приемника сигналов, а выход блока восстановления кодовых комбинаций соединен с информационным входомблока раздельного относительногодекодирования, управляющий, первыйи второй коммутирующре входы которого соединены соответственно с вторымвыходом блока синхронизации, первыми вторым дополнительными выходамивторого дешифратора."Патент город, уя. Проектная,аказ 125/59 Тираж 624ВНИИПИ Государственипо делам изобретений333035, Иосква, ЖПодписноео комитета СССРи открытийРаушская наб., д. 4/5