Арифметическое устройство для обработки комплексных чисел

(19) (И) 4 С 06 Р 15/332 ф,.ь:41т,Щя п. АН ОБРЕТЕН С 8 ИДЕТЕЛЬСТ К АВТОРСК нико коммутат 1976.ВО ДЛЯ к автомае, в част вон фил за. Цел ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(54) АРИФМЕТИЧЕСКОЕ УСТРОЙСОБРАБОТКИ КОМПЛЕКСНЫХ ЧИСЕЛ(57) Изобретение относитсятике, вычислительной техникности к .решению задач цифрорации и спектрального анали изобретения - повышение быстродействия, что достигается за счет исключения схемы умножения комплексныхчисел, В состав устройства входятшесть регистров, блок суммированиявычитания, четыре сумматора порядка,четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ идва вычислительных блока, каждый из которых содержит три два узла сдвига, сумм сумматор, шифратор и ройство выполняет ба быстрого преобраэова ножение двух комплек суммирование получен ния с третьим компле атор-вычитатель, вычитатель. Устовую операцию ия фурье - ум- . ных чисел и ого проиэведес сным числом.1 ил, Е1 122Изобретение относится к автоматике и вычислительной технике, в частности к цифровой обработке сигналов,и может быть использовано в устройствах для выполнения цифровой фильтрации.Цель изобретения - повышейие. быстродействия.На чертеже представлена функциональная схема арифметического устройства для обработки комплексйьгх чисел, выполняющего базовую операцйю быстрого преобразования Фурье (БПФ) умножение двух комплексных чисел и суммирование полученного произведения с третьим комплексным числом.Устройство содержит входные регистры 1-6, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 7, сумматоры 8 порядка, вычислительные блоки 9, вычитатель 10 порядков, коммутатор 11 большего порядка, коммутаторы 12 и 13 меньшего и. большего числа, узел 14 сдвига сумматор-вычитатель 15, узел 16 нормализации, узел 17 сдвига, шифратор 18, сумматор 19, блок 20 суммирования - вычитания, входные шины 21 - 26, шины 27 - 34 мантисс. частичных произведений. шины 35 - 40 комплексных чисел, выходные шины 41-44.Рассмотрим первую часть базовой операции БПФ - умножение двух комплексных чисел В И.Устройство работает следующим образом.Информация в регистрах представлена числами с плавающей запятой, т, е. операнды В = а+ ь и А=е +1 й имеют порядки Па Пь, Пе, П и мантиссы М ,М , М , Г 1. Комплексная веефсовая функция У=с+3 й также представлена числом с плавающей запятой, но модуль мантисс действительной и мнимой частей при предварительной обработке делается равным 1, т.е. в регистрах Ч (3 и 4) информация представлена порядками действительной и мнимой частей П и Пй и знаками единичных мантисс.Таким образом, для получения комплексного произведенияВИ=(а+1 Ь) (с+3 й)=(ас-ьй) 3 (Ъсай) не требуется выполнять умножение мантисс МаМс, МьМ Мь, М М Г 1 й, а необходимо только выполнитьсложение порядков Па+Пс, ПЬ+П 1, Пь+Пс, П+П,1 и сформировать знаки произведений ас, Ьй, Ьс и ай. Модуль мантиссы произведения ас равен модулю мантиссы а, так как М = 1, а знак3249 2Зн +Зн Аналогично, модули мантисс остальных частичных произведений Ьй, Ьс и ай будут равны модулям соответствующих мантисс Мь и Г 1. Знаки этих частичных произведений формируются группой элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и соответственно равны: ЗнМ = 10 5 20 25 30 35 40 45 50 55 ЗнМ +ЗнМ , ЗнМ1=3 нМ + ЗнМй, ЗнМ с= - ЗнМ -ЗНКер ЗнГ 1 д-ЗнГ 1 Д+ЗнМд.Таким образом, для получения произведения В 11 вместо четырех схем умножения необходимо четыре сумматора порядков и четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. При этом в связи с тем,что комплексная весовая функция И представляется числом с единичной мантиссой, точность полученного произведения будет зависеть от количества отброшенных значащих цифр в коде мантиссы, Точность полученного произведения может достигать 20 - 25 Х, что для определенного круга задач при грубой оценке вполне удовлетворительно.По входам 21, 22, 25 и 26 во входные регистры 1, 2 и 5, 6 записываются действительные и мнимые части операндов В и А (а, Ъ, е, 2), представленных числами с плавающей запятой, т.е. в регистре 1 находится число а = П М , в регистре 2 - число Ь=Пь Мь, в регистре 5 - число е = П М ,в регистре 6 - число Й=П М (где П - порядок со знаком; М - мантисса со знаком). В регистоы 3 и 4 с входов 23 и 24 записываются действительная и мнимая часть комплексной весовой функции й (с и й), представленные числами с плавающей запятой и с единичной мантиссой, т.е. в регистр 3 находится число .с = П Зн в рес сф гистре 4 - число й = Пс ЗндДля получения произведения ВУ = =(ас-Ьй)+3(Ьс+ай) порядки умножаемых чисел складываются, а мантиссы перемножаются, но поскольку мантиссы с и й сделаны равными 1, то у частичных произведений ас, Ьй, Ъс, ай модули мантисс равны модулям мантисс операнда В (М, и М ), а порядки равны соответствующим суммам порядков операндов В и У. Знаки мантисс частичных произведений формируются группой элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и объединяются с соответствующими модулями мантисс в шинах 27, 28, 31 и 32 частичных произведений, Таким образом, на первом сумматоре 8 порядка получаем порядок произведения асП.= П + П на втором сумматоре порядков П= Нь + П , на третьем сумматоре порядков П = Пь + Пс, на четвертом сумматоре порядков П =а = Па + П,.1. В зависимости от знаков порядки принимаются в сумматоры в прямом либо в дополнительном коде. Мантиссы частичных произведений Мас и Ми соответствующие порядки по шинам 27- 30 поступают в первый вычислительный блок 9, в котором вычисляется действительная часть произведения ВУ ас-Ъд. Порядки П иас П поступают на вход вычитателя 10 порядков, на выходе которого образуется разность порядков. Код разности является управляющим сигналом для узла 14, знак разности является управляющим сигналом для коммутаторов 12 меньшего числа, большего числа 13 и большего порядка 11.Мантиссы частичных произведений ас и Ъй поступают на информационные входы коммутаторов 12 и 13, Мантисса меньшего числа пропускается через коммутатор 12 на узел 14, где выполняется сдвиг вправо на количество разрядов, соответствующее коду разности порядков, и поступает на вход сумматора-вычитателя 15. На другой вход сумматора-вычитателя 15 через коммутатор 13 большего числа поступает мантисса большего числа. На выходе сумматора-вычитателя 15 образуется промежуточная ненормализованная разность ас-ЪЙ, которая может быть в прямом или в дополнительном коде. В последнем случае она инвертируется на выходных преобразователях, входящих в состав оборудования сумматоров-вычитателей, с учетом единицы младшего разряда. В сумматоре-вычитателе 15 формируется также значение признака переполнения П при сложении мантисс,Нормализация промежуточного результата при отсутствии переполнения (П=О) осуществляется путем сдвига влево на количество разрядов, равное количеству подряд расположенных нулей до первой единицы. В случае переполнения (П=1) нормализация состоит в сдвиге промежуточного результата вправо на один разряд.Код нормализации формируется в шифраторе 18, на вход которого поступает ненормализованный промежуточный .результат, На первых выходах шифра 1223249 4 тора формируется код разности Й равный количеству подряд расположенных нулей до первой единицы в старших левых разрядах. На вторых выходах образуется значение признака П переполнения, равное1, если переполнение есть О если нет,Сигналы кода разности и признака переполнения поступают на управляющие входы узла 17 и сумматора 19 коррекции порядка. На информационные входы узла сдвига поступает ненормализованный результат ас-Ы, а на информационный вход сумматора коррекции порядка - больший порядок с выхода коммутатора 1 большего порядка. В зависимости от управляющих сигналов Л и П узел сдвига осуществляет сдвиг ненормализованного результата влево на Ь разрядов (П=О) или вправо на 1 разряд (П=1), а сумматор 19 добавляет +1 к порядку большего числа при П=1 или вычитает из порядка большего числа - Ь, Порядок и мантисса вычисленной действительной части произведения ВИ по шинам 37 и 38 поступают в блок суммирования-вычитания для сложения с комплексным числом А. Во втором вычислительном блоке 9 аналогично вычисляются порядок и мантисса мнимой части произведения ВИ-(дс+ад) и по шинам 39 и 40 поступают на вход блока сум мирования - вычитания для сложения с комплексным числом А. Формула изобретения 40Арифметическое устройство для обработки комплексных чисел содержащеешесть регистров, информационные входы которых являются входами соответ вственно реальной и мнимой частей первого операнда устройства, реальнойи мнимой частей коэффициента устчроиства, реальной и мнимой часчтеи второго операнда устройства, блок суммирования-вычита ния первыи и второи входы котороч чго подключены к выходам соответственно пятого и шестого регистров аЭпервый, второй, третий и четвертыйвыходы блока суммирования-вычитания 55 являются соответственно выходами реальной и мнимой частей суммы устройства, реальной и мнимой частей разности устройства, о т л и ч а ю -щ е е с я тем, что,с целью повышения быстродействия, в него введенычетыре сумматора порядка, четыреэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ и два вычислительных блока, каждый из которыхсодержит три коммутатора, два узласдвига, сумматор-вычитатель, сумматор, шифратор и вычитатель, выходкоторого подключен к управляющимвходам первого, второго, третьегокоммутаторов и к входу управлениясдвига первого узла сдвига, выходыкоторых подключены соответственно кпервому входу сумматора, информационному входу первого узла сдвига, первому и второму входам сумматора-вычитателя, выход которого подключенк информационному входу второго узласдвига и входу шифратора, первый ивторой выходы которого подключенысоответственно, первый - к первомуразрядному входу управления сдвигомвторого узла сдвига и второму входу.сумматора, а второй - к второму разрядному входу управления сдвигомвторого узла сдвига и третьему входусумматора, при этом выход первогорегистра соединен с выходами первогои третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИи подключен к первым информационнымвходам второго и третьего коммутаторов первого и второго вычислительных блоков, первым входам первогои четвертого элементов ИСКЛЮЧАЮЩЕЕИЛИ и первым входам первого и четвертого сумматоров порядка, выход второго регистра и выходы второго и четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,подключены к вторым информационнымвходам второго и третьего коммутаторов первого и второго вычислительныхблоков, первым входам второго итретьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИи первым входам второго и третьегосумматоров порядка, выход третьегорегистра подключен к вторым входам1 О первого и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и вторым входам первогои третьего сумматоров порядка, выходчетвертого регистра подключен к вторым входам второго и четвертого5 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и вторымвходам второгои четвертого сумматора порядка, выход первого сумматорапорядка подключен к первому инфор-мационному входу первого коммутато 20 ра и первому входу вычитателя первого вычислительного блока, второй информационный вход первого коммутатора и второй вход вычитателя которогоподключены к выходу второго сумматора25 порядка, выход третьего сумматора порядка подключен к первому информационному входу первого коммутаторавторого вычислительного блока и первому входу вычитателя второго вычис 30 лительного блока, второй информационный вход первого коммутатора и второй вход вычитателя которого подключены к выходу четвертого сумматорапорядка, выходы сумматоров и вторыхузлов сдвига первого и второго вычислительных блоков подключены соответственно к третьему, четвертому,пятому и шестому входам блока суммирования-вычитания,1223249 Составитель А.БарановРедактор В.Петраш Техред Н,Бонкало Коррект яга о коми и отк шская н иал ППП "Патент", г. Ужгород, ул. Проектная, 4 аказ 116/53 Тираж 671 ВНИИПИ Государственн по делам изобретен 113035, Москва, Ж, Подписноеа СССРийб., д4/