Множительно-делительное устройство широтно-модулированных сигналов

(57)ОЙСТ ж С 3 Ъ СУДЯРСТВЕННЫЙ КОМИТЕТ СССПО АЕ(54) ИНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТР ВО ШИРОТНО-МОДУЛИРОВАННЫХ СИГНАЛОВ, содержащее широтно-импульсный модулятор, источник опорного напряжения, выход которого подключен к первым выводам первого и второго элементов с дискретно-управляемой проводимостью, второй вывод второго элемента с дискретно-управ" ляемой проводимостью через третий элемент с дискретноуправляемой проводимостью соединен с шиной нулевого потенциала, второй вывод первого элемента с дискретно-управляемой йроводимостью через четвертый элемент .с дискретно-управляемой проводимостью и .через первый масштабирующий резистор подключен к шине нулевого потенциала, пятый элемент с дискретно-управляемой прово.димостью, второму выводу первого .элемента с дискретно-управляемой проводимостью подключен первый вывод второго масштабирующего резистора, первый и второй запоминающие/конденсаторы, первые обкладки которых соединены с шиной нулевого потенциала, выход широтно-импульсного модулятора является выходом устройства и соединен с управляющими входами четвертого и пятого элементов с дискретно-управляемой .проводимостью,управляющие входы первого, третьего и второго элементов с дискретно- управляемой проводимостью являются соответственно входами первого и второго сигналов-сомножителей и входом сигнала-делителя, о т л и ч аю щ е е с я тем, что, с целью повышения быстродействия, в него введены два интегратора, четыре повторителя напряжения, два фазоинвертора, четыре ключа, формирователь импульса, триггер и четыре дополнительных масштабирующих резистора, причем второй вывод второго элемента с дискретно-управляемой проводимостью соединен с входом первого повторителя напряжения, выход которого подключен к первому выводу первого дополнитель.й ного масштабирующего резистора, второй вывод .которого соединен с первым выводом второго дополнительного масихабирующего ревисуора и через первый ключ - с входом первого интегратора, выход которого через второй Я ключ соединен с второй обкладкой первого запоминающего конденсатора,второй вывод первого элемента с дискрет но-управляемой проводимостью подклю чен к входу второго повторителя напряжения, выход которого соеди- ЯР нен с первым выводом третьего до- (д полнительного масштабирующего резистора и .через первый фазоинвер-. тор - с вторым.выводом второго дополнительного масштабирующего резистора, второй вывод третьего допол. нительного масштабирующего резистора соединен с первыми выводами пятого элемента с дискретно-управляемой проводимостью и четвертого дополнительного масштабирующего резистора, а через третий ключ подключен к входу второго интегратора, выход которого через четвертый ключ подключен к второй обкладке второго запоминающего конденсатора, втор б адка первого запоминающего ко тора через третий повтори пряжения1095196 соединена с входом широтно-импульсного модулятора, дополнительный выход которого через формировательимпульса подключен к входу триггера, прямой выход которого соединенс управляющими входами первого ичетвертого ключей, а инверсный выход триггера соединен с управляющими входами второго и третьего ключей, вторая обкладка второго запоИзобретение относится к электрическим вычислительным устройствам иможет быть использовано в аналоговыхвычислительных машинах,Известно устройство, предназначенное для умножения и деления широтно-модулированных сигналов, содержащее импульсные делители напряжения, масштабный усилитель и сумматор 1) .Недостаток устройства в . невысокаяточность работы,Наиболее близким к предлагаемомуявляется множительное устройство широтно-модулированных сигналов, содержаййечетыре дискретно-управляемые .1,эбводимости, соединенные по мостовой схеме, к первым выходам первойи второй дискретно-управляемой проводимости подключен выход источникаопорного напряжениявторой вывод 20первой дискретно-управляемой проводимости соединен с шиной нулевого потенциала через первый сглаживающийконденсатор и через цепь, состоящуюиз параллельно соединенных первого 25масштабного резистора и последовательно соединенных второго масштабного резистора и ключа, второй вывод второй дискретно-управляемой опроводимости соединен с шиной нулевого потенциала через второй сглаживающий конденсатор, а также с первымвходом дифференциального усилителя,второй вход которого соединен свторим выводом первой дискретно-управляемой проводимости, выход дифференциального усилителя через широтно-импульсный модулятор подключенк управляющим входам четвертой дискретно-управляемой проводимости иключа, управляющие входы первой, вто рой и третьей дискретно-управляемыхпроводимостей являйтся входами устройства, выходом которого являетсявыход широтно-импульсного модулятора 12. 45Недостатком известного устройстваявляется низкое быстродействие, свяминающего конденсатора через четвертый повторитель напряжения подключена к вторым выводам пятого элемента с дискретно-управляемой проводимостью, четвертого дополнительного масштабирующего резистора и к входу второго фазоинвертора,выход которого соединен с вторымвыводом второго масштабирующего резистора. занное с необходимостью фильтрации . сигналов апериодическим звеном первого порядка.Цель изобретения - повышение быстродействия.Цель достигается тем, что в известное множительно-делительное устройство широтно-модулированных сигналов, содержащее широтно-импульсный модулятор, источник опорного напряжения, выход которого подключен к первым выводам первого и второго элементов с дискретно-управляемой .проводимостью, второй вывод второго элемента с дискретно-управляемой проводимостью через третий элемент с дискретно- управляемой проводимостью соединен с шиной нулевого потенциала, второй вывод первого элемента с дискретно-управляемой проводимостью через четвертый элемент с дискретно-управляемой проводимостью и первый масштабирующий резистор подключен к шине нулевого потенциала, пятый элемент с дискретно-управляемой проводимостью, второму выводу первого элемента с дискретно-управляемой проводимостью подключен первый вывод второго масштабирующего резистора, первый и второй запоминающие конденсаторы, первые обкладки которых соединены с шиной нулевого потенциала, выходширотно-импульсного модулятора является выходом устройства и соединен с управлящими входами четвертого и пятого элементов с дискретно-управляемой проводимостью, управляющие входы первого, третьего и второго элементов с дискретно-управляемой проводимостью являются соответственно входами первого и второго сигналов-сомножителей и входом сигнала-делителя, введены два интегратора, четыре повторителя напряжения, два фазоинвертора, четыре ключа, формирователь импульса, триггер и четыре дополнительных масштабирующих резистора, причем второй вывод второгоэлемента с дискретно-управляемой проводимостью соединен с входом первого повторителя напряжения, выход которого подключен к первому выводу первого дополнительного масштабирующего резистора, второй вывод которого соединен с первым выводом второго дополнительного масштабирующего резистора и через первый ключ -входом первого интегратора, выход которогочерез второй ключ соединен с второй обкладкой первого запоминающего конденсатора, второй вывод первого элемента с дискретно-управляемой проводимостью подключен к 10 входу второго повторителя напряжения,15 выход которого соединен с первым выводом третьего дополнительного масштабирующего резистора и через первый Фазоинвертор - с вторым выводом второго дополнительного масштабирующего резистора, второй вывод третьего дополнительного масштабирующего резистора соединен с первыми выводами пятого элемента с дискретно-управляемой проводимостью и чет вертого дополнительного масштабирующего резистора, а через третий ключ подключен к входу второго интегратора, выход которого через четвертый ключ подключен к второй обкладке второго запоминающего конденсатора, вторая обкладка первого запоминающего конденсатора через третий повторитель напряжения соединена с входом широтно-импульсного модулятора, дополнительный выход которого через формирователь импульса подключен к входу триггера, прямой выход которого соединен с управляющими входами первого и четвертого ключей, а инверсный выход триггера соединен 40 с управляющими входами второго и третьего ключей, вторая обкладка второго запоминающего конденсатора через четвертый повторитель напряжения подключена к вторым выводам пя того элемента с дискретно-управляемой проводимостью, четвертого дополнительного масштабирующего резистора и к входу второго фазоинвертора, выход которого соединен с вторым выводом второго масштабирующего резистора.На чертеже изображена функциональная схема предложенного множительно-делительного устройства широтномодулированных сигналов, где обозначены первый, второй, третий, четвертый и пятый элементы с дискретноуправляемой проводимостью 1, 2, 3, 4и 5, первый и второй масштабирующиерезисторы 6 и 7, широтно-импульсныймодулятор 8, первый и второй запоминающие конденсаторы 9 и 10, первый,второй, третий и четвертый повтори 55 60 тели напряжения 11, 12, 13 и 14, первый и второй фазоинверторы 15 и 16, 65 первый и второй интеграторы 17 и 18, первый, второй, третий и четвертый ключи 19, 20, 21 и 22, триггер 23, формирователь импульса 24, первый, второй, третий и четвертый дополнительные масштабирующие резисторы 25, 26, 27 и 28, шина нулевого потенциала 29, вход первого сигнала-сомножителя 30, вход сигнала-делителя 31, вход второго сигнала-сомножителя 32, выход 33Множительно-делительное устройство широтно-модулированных сигналов работает следующим образом.Преобразование сигналов производится циклически за два периода широтно-импульсного сигнала. В первом периоде производится определение разности .средних значений напряжений, действующих на входах первого и второго повторителей напряжения 11 и 12, которое во втором периоде за= поминается и преобразуется в приращение относительной длительности выходных .импульсовКроме того, в первом периоде производится определение среднего значения напряжения, действующего на выходе второго повторителя 12, и его функциональное преобразование, которое во втором периоде запоминается.Первый, второй, третий и четвертый ключи 19, 20, 21 и 22 работают в противофазе по сигналам триггера 23, изменяющего свое состояние каждый период широтно-импульсногосигнала от формирователя импульса 24, функциональный состав которого определяется широтно-импульсным модулятором 8. Например, если в широтно-импульсном модуляторе 8 есть сигнал треугольной или пилообразной Формы, то формирователь импульсов 24 выполняется в виде компаратора.На управляющие входы первого, второго и третьего элементов с диС- кретно-управляемой проводимостью 1, 2 и 3, каждый из которых может быть выполнен в виде последовательно соединенных ключа и резистора, поступают сигналы с входов 30, 31 и 32. Выходной сигнал широтно-импульсного модулятора 8 управляет четвертым и ,пятым элементами с дискретно-управляемой проводимостью 4 и 5. Средние значения проводимостей пропорциональны относительным длительностям широтно-импульсных сигналов. При этом изменение длительности управляющих широтно-.импульсных сигналов приводит к пропорциональному изменению проводимостей первого, второго и третьего плеч моста, что вызывает изменение средних значений напряжений на вторых выводах первого и второго элементов с дискретно- управляемой проводимостью 1 и 2.Эти30 где 6, 82,- относительные продолжительности сигналов с входов 30,31, 32.Пр-,цположим, что в установившемся режиме в первый период широтноимпульсного сигнала первый ичетвертый клянчи.19 и 22 замкнуты,а второй .и третий ключи 20 и.21 разомкнуты, тогда напряжение на выходе первого интегратора 17)ьср 1 Оасргь,М %2 Сц 26 СЛо 6 о 40 где Пас среднее значение напряжения на втором выводе о первого элемента с дискретно-управляемой проводимостью 1;срднее значение напря жения на втором выводе второго элемента с дискретно-управляемой проводимостью 2;выходное напряжение первого интегратора 17 в мо мент замыкания первого ключа 191 Ьс Р О напряжений соответственно через второй повторитель 12, первый Фазоинвертор 15 и второй, дополнительный масштабирующий резистор 26 и первый повторитель 11 и первый масштабирующий резистор 25 поступают через первый ключ 19 на вход первого интегратора 17.Выходное напряжение первого интегратора 17 через второй ключ 20, первый запоминающий конденсатор 9 и 10 третий повторитель напряжения 13 поступает на вход широтно-импульсного модулятора 8, выходной сигнал которого подается на управляющие вхо-, ды четвертого и пятого элементов с 15 управляемой проводимостью 4 и 5, обеспечивая автоматическое сведение его баланса, т.е. выравнивание средних постоянйых составляющих напряжений на вторых выводах перво го и второго элементов с дискретно"управляемой проводимостью 1 и 2. При этом на выходе 33 формируется широтно-импульсный сигнал, относительная продолжительность которого равна К В- значения сопротивлений 2гбпервого и второго .дополнительных масштабирующнхрезисторов 25 и 26;С,7 - величина емкости конденсатора первого интегратотора 17,Напряжение на выходе второго интегратора 18 постоялно, так как третий ключ 21 разомкнут.В конце первого интервала выходное напряжение первого интегратора 17 равноОэср 11 0 а ср 1Оп + Ц25 Сч г 6 С 1 агде 1 - время периода широтно-им 1нульсного сигнала,По условиям установившегося режима средние значения напряжений повыражению (3) .равны между собой приусловии равенстВа знаменателей первыхдвух членов этого напряжения, поэтому выходные напряжения первого интегратора 17 в конце первого интервала и в момент замыкания первогоключа 19 равны.Во втором периоде широтно-импульсного сигнала первый и четвертыйключи 19 и 22 разомкнуты, а второй итретий ключи 20.и 21 замкнуты, а значения выходного широтно-импульсногосигнала в первом и втором тактах равны между собой.Поэтому напряжение на выходе широтно-импульсного модулятора 8 постоянно, т,е, не имеет пульсаций,В переходном процессе предложенное множительно-делительиое устройство широтно-модулированных каналовпредставляет собой следящую систему,выходное напряжение которой изменяется в зависимости от изменениявходных сигналов согласно Формуле(1). В зависимости от выбора величины емкостей конденсаторов, входящих в состав первого и второго интеграторов 17 и 18, может бить получен монотонный или колебательный,переходный процесс с временем дости"жения установившегося процесса прискачкообразном изменении одного извходных сигналов, достигающий несколько периодов широтно-импульсногосигнала.Таким образом, по сравнению с устройством-прототипом предложенное устройство обладает более высоким быстродействием.ткрытиокая наб., д. 4 Заказ.3 каз.3 Поднисноего комитета СССРй 600/32 . Тираж 699 ВНИИПИ Государственно по делам изобретени 113035, Москва, Ж