Устройство цикловой синхронизации

Союз СоветскихСоциал истицескихРеспублик ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТЬУ/04 Гасударственный квинтет Саветв Мннна 1 рав СССР еа деяам изабретеннй и открытий(4 б) Дата опубликования описанияО 8.08,77) УСТРОЙСТВО ЦИКПОВОЙ СИНХРОНИЗАЦИИ 1Изобретение относитс кретной информации и м ся при построении аппар ных. я к передаче дисожет использоватьатуры передачи данИзвестно устройство цикловой синхронизациисодержащее последовательно соединенные ключ, к первому входу которогоподключен первый вход блока сравнения, ковторому входу ключа подключен первый выход регистра сдвига, к третьему входу ключа подключен выход счетчика числа совпадений, к четвертому входу ключа подключенвыход первого элемента И, регистр сдвига,дешифратор и первый элемент И, ко второму входу которого подключен выход триггера, к первому входу которого подключенвыход первого элемента И, а ко второмувходу триггера подключен через .счетчикчи ла совпадений выход блока сравнения,ко второму входу которого подключен пер- рвый выход регистра сдвига 11,Однако известное устройство обладаенедостаточной точностью пикловой синхрнизации,Цель изобретения - повышение точности цикловой синхронизации.Это достигается тем, что в устройство цикловой синхронизации, содержащее последовательно соединенные ключ, к первому входу которого подключен первый вход блока сравнения, к второму входу ключа подключен первый выход регистра сдвига, к третьему входу ключа подключен выход счетчика числа совпадений, к четвертому входу ключа подключен выход первого элемента И, регистр сдвига, дешифратор и первый элемент И, к второму входу которого подключен выход триггера, к первому входу которого подключен выход первого элемента И, а к второму входу триггера подключен через счетчик числа совпадений выход блока сравнения, к второму входу которого подключен первый выход регистра сдвига, введены второй элемент И, декодер и блок памяти состояния декодера, при этом, выход декодера подключен через блок памяти состояния декодера к первому входу второго элемента И, к второму входу которого подключен выход первого элемента И, а входИнформация со входа поступает также на декодер 9, который выполняется по известным схемам, кодирования, Так как. при передаче информации синхронизируюшая последовательность не кодир;.ется, то на приеме декодер 9 при выделении истинной посылки синхронизации: сегда выдает сигнал о неправильно принятой кодовой комбинации, который через блок 10 памяти состояния декодера выдаст разрешение второму элементу И 8 на поохождение посылки синхронизации на выход устройства. Если фазируюшая комбинация была выделена из информационной, то на выходе декодера 9 выделитсясигнал с правильно принятой кодовой комби-нации (прохождение по коду, так как на пе-редаче кодовые комбинации кодируются), ко-торый через блок памяти 10 состояния де,кодера запрещает второму элементу И 8прохождение выделенной посылки синхронизации на выход устройства, чем исключает ее выделение из передаваемой информации.Использование второго элемента совпадения, декодера и блока памяти состояния , декодера с соответствующими связями вы годно отличает устройство цикловой синхронМ зации от известного устройства, так как ве; роятность вььеления синхронизируюшей по, следовательности из инофмационной умень-шается до нуля. В результате повышается точность цикловой синхронизации за счет устранения сбоев от случайного вььеления синхронизируюшей последовательности из информационной, что приводит к увеличению ;пропускной способности канала связи и не накладывает ограничение на передаваемую информацию. декодера подключен к первому входу блокасравнения,На чертеже изображена структурная электрическая схема предложенного устройства,Устройство содержит последовательносоединенные ключ 1, к первому входу которого подключен первый вход блока 2 сравнения, к второму входу ключа 1 подключенпервый выход регистра 3 сдвига, к третье;му входу ключа 1 подключен выход счетчи- щка 4 числа совпадений, к четвертому входуклена 1 подключен выход первого элементаИ В, регистр сдвига 3, дешифратор 6, Ковторому входу первого элемента И 5 подключен выход триггера 7, к первому входу 15которого подключен выход первого элемента И 5, а к второму входу триггера 7 подключен через счетчик 4 числа совпадений выходблока 2 сравнения, к второму входу которого подключен первый выход регистра сдвига 3. Устройство содержит также второй эльмент И 8, декодер 9 и блок 10 памяти состояния декодера, при этом выход декодераподключен через блок 10 памяти к первомувходу второго элемента И 8, к второму вхо-,25ду которого подключен выход первого элемента И 5, а вход декодера 9 подключенк первому входу блока сравнения 2.Устройство работает следуюшим образом.,30Информация, принимаемая из канала связи по входу поступает на блок 2 сравненияи через ключ 1 - на регистр сдвига 3., Количество поразрядных совпадений эталоннойи принимаемой комбинации подсчитывается 35счетчиком 4 числа совпадений,В случае неудовлетворения хотя бы одной проверки счетчик 4 числа совпаденийавтоматически сбрасывается до нуля, н анализ начинается сначала, При наличии подряд 40К-кратного совпадения счетчик 4 числа совпадений переводит регистр сдвига 3 черезключ 1 на автономную работу замыкая обратную связь регистра, и одновременно отключается поступление входной информаци- Монной последовательности на регистр сдвига 3,Выделение фазируюшего сигнала дешифратором 6 происходит при достижении комбинации на регистре сдвига 3 окончания фа+ Озового пуска, фазируюший сигнал с дшьуратора, 6 через первый элемент И 5 приналичии сигнала с триггера 7, который взводится счетчиком 4 числа совпадений, поступает на ключ 1, размы ая обратную связь Ирегистра сдвига 3 и подключая на вход регистра входную информацию, а также сбрасывает триггер 7 в исходное положение.фазируюший сигнал с выхода первого элемен.та И 5 поступает на второй элемент И 8. бО формула изобретения Устройство цикловой синхронизации, содержащее последовательно соединенные ключ, ,к первому входу которого подключен первый , вход блока сравнения, к второму входу ключа подключен первый выход регистра сдвн га, к третьему входу ключа подключен вы, ход счетчика числа совпадений, к четверто,му входу ключа подключен выход первого элемента И, регистр сдвига, дешифратор ипервый элемент И, к второму входу которого подключен выход триггера, к первому входу которого подключен выход первого , элемента И, а к второму входу триггера подключен через счетчик числа совпадений выход блока сравнения, к второму входу которого подключен первый выход регистра сдвига, о т л и ч а ю ш е е с я тем, что, с целью повышения точности цикловой син,хронизации, введены второй элемент И, де886379 Составитель Е. ПогибловРедактор Н. Разумова Техред И. Асталош Корректор Е, Папи Заказ 2516/41 Тираж 815 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж 35,Раушская наб., д. 4/5филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 5кодер и блок памяти состояния декодера, при этом, выход декодера подключен черее блок памяти состояния декодера к первомуФ входу второго элемента И, к второму входу которого подключен выход первого элемента И, а вход декодера подключен к керн . вому входу блока сравнения. 6Источникй информации, принятые во вни,мание при экспертизе: 1. Хомич И. ф. Рекуррентные способысинхронизации бинарных сообщений Вопросы радиоэлектроники. 1967, сер. ТПС,вып, 2 с. 40,