Устройство для распределения заданий в вычислительной системе

(19) (1 102 9/О т хи и., гг":е фт . П,.т тт ОПИСАНИЕ ИЗОБРЕтТЕ, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ тщ. КяЮМКВАт епьство СССРГОСУДАРСТВЕККЪЙ КОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(54)(57) 1, УСТРОЙСТВО ДЛЯ РАС ПРЕДЕЛЕНИЯ ЗАДАНИЙ В ВЪЧИСЛИТЕЛЬНОЙ СИСТЕМЕ, содержащее блок управления, первый регистр и эпемент ИЛИ, выход которого соединен с первым входом запуска бпока уцравпения, входы элемента ИЛИ соединены с прямыми выходами регистра сдвига, информационный вход которого соединен с зходом кода . числа процессоров устройства, выход первого регистра соединен с первым входом группы блоков элементов И, о тп и ч а ю щ е е с я тем, что, с целью расширения области применения, устройство содержит блок счетчиков, бпок эпементов , два элемента задержки, бпок выдепения экстремального числа, эпемент И и второй регистр, вхоа сброса которого соединен с выходом блока эпементов И, с суммирующим входом бпока счетчиков, с вторым входом группы бпоков эпементов И и с входом сброса регистра сдвига, инверсный выход которого соединен с вхоаом элеМента И; выход которого сое динен с вторым входом запуска блока управпения, с управляющим входом первого регистра, с управляющим входом второго регистра, инверсный выхоа которого соединен с первым входом бпока выаепения экстремапьного числа, выхоа которого соединен с информационным входом второго регистра, прямой выход которого соединен с первым входом бцока элементов И, с вторым входом блока выделения экстремапьного числа и с первым информационным входом бпока управпения, первый выход которого соединен с вторым входом блока эпементов И и через первый элемент задержки - с входом управпения регистра сдвига, прямой выход последнего разряда которого соединен с входом его первого разряда, прямой выход регистра сдвига соединен с третьим входом бпока эпементовИ и с вторым информационным входом бпока управления, второй выход которого сое- дииеи с третьим входом бпопе выдепеиип м экстремального числа и через второй эпемент задержки - с тактовым входом второго регистре, иетвертмв.вход бпоив Сю выдепения экстремального чисца соединен . с выходом бпока счетчиков, вычитающий вход которого соединен с входом конца обспуживания устройства.Рвай2. Устройство по п. 1, о.т и и ч а - , ю щ е е с я тем, что блок управпениясодержит схему сравнения, три формиро- фватепя импульсов, ава триггера, геиера- бЫ тор вмпупьсов и два эпемента И, причем ф первый, второй входы и выход схемы сравнения соединены соответственно с первым, вторым информационными входами блоха и с вхоаом первого формироватепя импульсов, выход которого соединен с нулевыми входами первого и второго триггеров, единичные выходы которых соединены соответственно с первыми входами первого и второго элементов И, выходы которых являются соответственно первым и вторым выходами блока, вых генератора импупьсов соединен с вто1022164входами первого и второго апементов И,ственно с первым и вторым входами завхоцы и выходы второго и третьего фор- пуска бпокв и с единичными входами йермироватепей импульсов соединены соответ- вого и второго триггеров.5 10 5 20 25 30 35 401 Изобретение относится к вычиспитепьной технике, в частности к устройствам дпя распредепения заданий в вычислительной системеИзвестно устройство управпения общеном, содержащее регистр готовности процессоров, блок уцравпения, счетчик номера абонента, сборку сигнапов требований обмена, апемент ИЛИ окончания распрецепения. В устройстве анапизируется готовность абонентов к обмену и организуется обмен выбранного абонен- та в ЭВМ 1.Недостатком известного устройстваявляется низкое быстродействие и невозможность организации обмена со сво бодными абонентами с учетом свобоц" ных пиний связи.Наиболее близким к предлагаемому является устройство цпя распределения заданий процессором, содержащее блок управпения поиском и распределением, эпемент ИЛИ, регистр готовности про-цессоров, регистр сдвига, апементы И 12.Недостаток этого устройства состоит в невозможности распредепения заданий в вычиспитепьной системе по крите, рию минимапьной очереди.Бель изобретения - рвапирение области применения устройства.Йаставпенная цепь достигается тем,что в устройство дпя распределения заданий в вычиспитепьной системе, содержащее бпок управления, первый регистр и эпемент ИЛИ, выходкоторого соединенс первыц входом запуска бцока упрввпения, вкоды элемента ИЛИ соединены с прямыми выходами регистра сдвига, информационный вход которогр соединен свходом кода .числа процессоров устройствавыход первого регистра соединен спервым вхоцом группы блоков элементовИ, введены блок счетчиков, бпок эпементов И, два элемента задериски, блок выделения экстремвпьного числа, эпемеит И и второй регистр, вход сброса которого соединен с выходом блока апементовИ, с суммирующим входом блока счетчиков, с вторым вхоцом группы бпоков апе- .ментов И и с входом сброса регистра сдвига, ивверсный выход которого соединен с входом элемента И, выход которого соединен с вторым входом запускаблока управления, с управпяющим входом первого регистра и с управпяющим входомвторого регистра, инверсный выход которого соединен с пврвым входом бпока выделения акстремапьного числа, выход которого соединен с информационным входом второго регистра, прямой выход которогосоединен с первым входом бпока эпементов И, с вторым входом блока выделенияакстремвпьного числа и с первым информационным входом блока управления,первый выход которого соединен с вторым входом бпока элементов И и черезпервый апемент задержки - с входом управления регистра сдвига, прямой выходпоспеднего разряда которого соединен свхоцом его первого разряда, прямой выход регнстрв сдвига соединен с третьимвходом блока эпементов И и с вторыминформационным входом блока управления, второй Выход которого соединен стретьим входом блока выделения акстремвпьного чиспа и через второй апемент задержки - с тактовым входом второго регистра, четвертый вход бпока выделения акстремапьного чиспа соединен с выходом блока счетчиков, вычитающнй вхоц которого соединен с входом конца обспуживания устройства,Кроме того, бпок управления содержит схему сравнения, три формирователя импульсов, два тра"гера, генератор импульсов и два элемента И, причем первый, второй входы и выход схемы сравнения соединены соответственно с первым, вторым информационными вкодами блока и с входом первого формирователя импульсов,. выход которого соединен с нулевыми45 входами первого и второго триггеров, единичные выходй которьа о:единены соО 35 40 50 Э102 ответственно с первыми входами первого и.второго элементов И, выходы которых являются соответственно .первым и вто, рым выходами блока, выход генератора импульсов соединен с вторыми входами первого и второго элементов И, входы и выходы второго и третьего формирователей Импульсов соединены соответственно с первым и вторым входами запуска блока и с единичными входами первого и второго триггеров.На фиг. 1 представлена структурная схема предлагаемого устрайства; на фиг. 2 - структурная схема блока дпя выделения .экстремального чиста.Устройство содержит блок 1 управ пения, регистр 2, 3 и 4 сдвига, блок 5 счетчиков, элементы 6 и 7 задержки, первый элемент И 8, элемент ИЛИ 9, . блок эпементов И 10, группу бпоков эпементов И 11, блок 12 выде ения экстремельного числа, Блок 1 управления включает формирователи 13, 14 и 15 импупьсов, схему 16 сравйвния, триггеры 17 и 18, генератор 19 импульсов, эпементы И 20 и 21, блок 12 дпя выаепения экстремального числа содержит блок 22 регистров, блок поразрядных угпов .23 анализа, блоки элементов И 24, 25 и 26, блоки элементов ИЛИ 27 и 28, блок эпементов И-НЕ 30, бпок эпемен. тов ИЛИ 31, блок элементов И 32, входы 33,34 и 35, выходы 36 устройства, входы 37-40 и выход 41 блока 12 дпя выделения экстремального числа.Устройство работает следующим образом.В исходном состоянии регистры 2,3 и.4 и триггеры 17 и 18.обнупены. В счетчиках бпока 5 и в регистрах 22 блока 12 хранится коа количества заданий в очереди на обслуживание к процессорувычислительной системы. Трщтеры 29блока 12 дпя выделения вкстрвмапьногочиспа находится в единичном состоянии.Устройство распределяет заданияна тв процессоры вычислительной системы, количество заданий в очереди на обслуживание к которым является мини- мальным.В работе устройства можно выделитьава. этапа,.На первом этапе производится выбор достаточного апя обслуживания поступаклцего задания количества процессоров, ко ичество заданий в очвреаи на обспуживание к которым является минимапьиым. По входам.33 и 34 устройства соответственно в регистры 2 и 3 за исываются коа числа необхеаимык дпя выпоинвния зааания процессоров.и код юмвразадания. При этом триггер 18 устанавливается в единичное состояние и через элемент И 21 с генератора 19 имцупь сов сигнап постуиает на вход 39 и раэрешает работу бпока 12, в.котором производится поразрядный анациз сравнива емых чисел. Если в первом разряде чисел имеется.и "О" и 1, то через эпементы И 24 и 25 узлов 28 анализа иа блок элементов ИЛИ 31 .и 27 поступаютединичные сигналы, На выходе соотвеъствующего элемента И-НЕ 30 будетсформирован нулевой сигнал, которым эа ф крывается соответствующий элементИ 32. Через элементы И 26 и ИЛИ 28,относящиеся к тем регистрам 22, в первом разряде которых записан 0,единичный сигнал поступает на Входы установки в нупевое состояние соответствующих триггеров 29. Зпементы И 24и 25 соответствующих узлов 23 анализа закрываются, и единичный сигнал будет. только на выходе элемента ИЛИ 31, На выходе эпемента И-НЕ 30 Формируетсяединичный сигнап, по которому открымется элемент И 32. Далее.произвоаится анализ спеаующего разряде. оставшихся сравнитепьных чисеп.Еспи же в первом разряде сравниваемых чисел содержатся только нули ипи только единицы, то на выходе эпвмвитов И-НЕ 30 будет единичный сигнал, который открывает эпвмвнт И 32. Следовательно, в этом случае сразу производит ся анализ второго ипи последующих рва рядов. После того, как всв .разряды срав ниваемых чисел будут проанапиэированы, иа выходе элемента И 32 сформируется единичный уровень. При этом иа выходах 41 хранится коа номеров регистров 22,содержащих минимальное число;Код номеров регистров, содержащих минимальное число и соответствующих номерам процессоров, коиичвство заданий в очереди на обслуживание к которйм является минимальным, заносится в регистр 2. Если код числа необходимых процессоров превышает коа числа выбранных, то нз числа нввыбранных дпяраспределения процессоров снова выбирается код номеров процессоров, копичество заданий в очереди на обслуживание ккоторым является минимальным. При55 этом чиспо выбранных номеров процессоров увепичивается,Если код чиспа необходимых процессоров не превышает числа выбранных, то1 О 22164 3сигнал с выхода схемы 16 сравнения устанавливает триггер 17 в единичное . состояние, а триггер 18 - в нупевое, При этом запрещается работа бпока 12. Ба этом первый этап работы устройства за 5 ха нчнвается.На втором этапе производится распредепение задания дпя обспужнвания между выбранными процессорами вычиспитепьной системыЕдиничный уровень с единичного выхода триггера 17 разрешает прохождение импупьсов с генератора 18 имнупьсов через апемент И 20 на входы апементов И 10. При этом на выходах некоторых апементов 15 И 10 появятся сигиапы, которые разрешают прохождение кода номера задания через соответствующие бпоки.апементов И группы 11 на соответствующие выходы 36 устройства. Номер выхода 36 опре- Ю дапяатся совпадением одноименных единичных разрядов и регистрах 2 и 4. С выходов эпаментов И 10 единичные сигнапы поступают на обнупение соответствующих триггеров регистров 2 и 4 и на 25 счетные входы соответствующих счетчиков 5. На вычнтающие входы бпока 5 счетчиков поступают сигналы с входа 35 устройства, которые указывают на окончание обпуживаащ очередного задания соответствующим процессором.Еспи при этом в регистре 4 остапись триггеры в единичном состоянии, то задержанные апементом 6 задержки импупьсы продвижения будут поступать с генератора 19 имцупьсов до тех пор, пока регистр 4 не будет полностью обнулен. При атом триггер 17 устанавпивается в нулевое состояние и запрещает прохождения импупьсов продвижения и работу апементов И 10, сигнал с выхода эпе-. мента И 8 обнупяет регистры 2 и 3. Это означает, что задание распределено среди процессоров, количество заданий в очереди на обслуживание к которым является минимапьным. На атом работа устройства заканчивается. Применение изобретения позволяет, расширить область применения устройства за счет возможности распределения заданий в вычислитепьной системе по. критерию наименьщей очереди к соответствующему процессору.10221 64 дактор Н. Без Тираж 7 Подлисно НИИПИ Государственного ко ло делам изобретений и 113035, Москва, Ж, Раушд. 4/5 лиал ППП "Патент", г. Ужгород, ул. Проектная, 4 Заказ 4046/42В Составитель М. КудряшевТехрец С.Мигунова . Корректор О. Била тета ССкрытийская на