Матричный вычислитель логарифмов

, СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХэ 9,6 06 Г 7/55 ПИСАНИЕ ИЗОБРЕ ММ СЮ 1 Ф, Е.Лнск хоГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРГЮ ДЕЛАМ. ИЗОБРЕТЕНИЙ И (ИКРЫТИЙ(71) Киевский ордена 1 рудового Красного Знамени институт инженеров гражданской авиации(56) 1. Авторское свидетельство СССР 9 783798, кл, 6 06 Р 15/31, 1978,2, Авторское свидетельство СССР 9 849210, кл. С 06 Р 7/556, 1979 (прототип).(54)(57), МАТРИЧНЫЙ .ВЫЧИСЛИГЕЛЬ ЛОГАРИФМОВ, содержащий исумматоров первой ступени где и - количество операций. вычисления, первый блоК ,элементов 2 И-ИЛИ, о т л и ч а ющ и й с я тем, что, с целью повышения быстродействия, в него дополнительно. введено п сумматоров-вычйтателей, исумматоров второй ступени, и блоков элементов И первой ступени, пблоков элементов И .вто Рой ступени и второй блок элементов 2 И-ИЛИ, причем выход каждого 1-го сумматора-вычитателя (1=1,2п) соединен с первым входом (1+1)-го сумматора"вычитателя, выход знакового разряда которого подключен к первым входам (1+1)-го и 1-го блоков элементов И соответственио пер- вой и второй ступеней и управляющему входу (1+2)-го сумматора"вычи" тателя, выход знакового разряда первого сумматора-вычитателя подключен к первому входу первого блока элементов И первой ступени и к управляющим входам первого и второго блоков элементов 2 И-ИЛИ и второго сумматора-вычнтателя, выходы первого и второго блоков элементов И первой ступени подключены соответ.ственио к первому и второму входам первого сумматора первой ступени, выход каждого 3-го сумматора первой ступени (3=1,2п) соединен с первьи входом (3+1)-го суммато. ра этой же ступени, второй вход которого подключен к выходу (3+3)-го блока элементов И первой ступени, выход первого блока элементов 2 И-ИЛИ соединен с первьми входами второго блока элементов 2 И-ИЛИ и первого сумматора второй ступени, выход Каждого 3-го сумматора второй ступени подключен к первому входу (Э+1)-го сумматора,той же ступени со сдвигом на 2)ф 1) разрядов в сторону младших, к вторым входам (3+2)-го сумматора-вычитателя и (3+1)-го бло" а элементов И второй ступени, выд которого подключен к второму вхо ду (5+1)-го сумматора той же ступени выходы первого и второго блоков ,элементов 2 И-ИЛИ подключены со сдви, гом на один разряд в сторону млад ших соответственно к вторйм входам первого блока элементов И втооой сту певи и второго сумматора-вычитателя, второй вход первого суякатора втоРой ступени соединен с выходом пер:вого блока элементов И той же ступени, первый вход первого сумматора" вычитателя соединен с входом вычитателя, выход (п)-го сумматора первой ступени подключен к выходу вычитателй, вторые входы всех разрядов блоков элементов И первой стуПени, первого. сумматора-вычитателя, второго блока элементов 2 И-ИЛИ и пер вый н второй входы всех разрядов первого блока элементов 2 и-или объединены в две группы, первая из которых непосредственно, а вторая через инверторы соединены с нулевыаИзобретение относится к вычислительной технике и может быть применено в качестве спецпроцессора в комплексе с цифровой вычислительной машиной для оперативного вычисления натуральных логарифмов чисел. 5Известно устройство, содержащее регистр аргумента, сумматор результата, блок сдвига, блоки постоянной памяти, регистры разрядных цифр, сумматоры разрядных цифр, счетчики поло жительных и отрицательных единиц 1).Недостатком известного устройства являются низкое быстродействие, определяемое тем, что вычислительный процесс организован в виде после довательности шагов, а также относительная сложность управления вычислительньк процессом, связанная с на- . личием блоков постоянной памяти.Наиболее близким к предложенному р по технической сущности является устройство для вычисления. логарифма, содержащее четыре сумматора, блок управления, блок сдвига, шифратор, три регистра, дешифратор и два преоб разователя кода ( 2 ).Недостатком известного устройства является низкое быстродействие, определяемое последовательной организацией вычислительного процесса и сложностью управления.Цель изобретения " увеличение быстродействия.Цель достигается тем, что в матричный вычислитель логарифмов, со" держащий исумматоров первой ступени, где и - количество операций вычисления, первый блок элбментов 2 И-ИЛИ, дополнительно введейо и сумматоров-вычитателей, псумматоров второй ступени, и блоков элементов 40 и первой ступени, пблоков элементов И второй ступени и второй блок элементов 2 И-ИЛИ, Йричем выход каждого 1-го сумматора-вычитателя (1 = = 1,2п) соединен с перэьм вхо- .4 дом (1+1)-го сумматора-вычитателя выход знакового разряда которого подключен .к первьм входам (1+1)-го и 1-го блоков элементов И соответственно первой и второй ступеней и50 управляющему входу (1+2)-го сумматора-вычитателя, выход знакового раз ряда первого сумматора"вычитателя подключен к первому входу первого блока элементов И первой ступени и к управляющим входам первого И вто-, рого блоков элементов 2 И-ИЛИ и вто рого сумматора"вычитателя, выходы первого. и второго блоков элементовьИ первой ступени подключены СООтветственно к первому и второму входам первого сумматора первой ступени, выход каждого 3-го сумматора первой ступени (3= 1,2п) соединен с первым входом (3+1)-го сумматора этьй же ступени, второй вход которого подэ ключен к выходу (3+3)-го блока эле" ментов И первой ступени, выход пер" вого блока элементов 2 И-ИЛИ соединен с первыми входами второго блока элементов 2 И-ИЛИ и первого суммато" ра второй ступени, выход каждОго 3-го сумматора второй ступени подклю. чен к первому входу (3+1)-го сумматора той же ступени со сдвигом на 2 (3+1 разрядов в сторону младших, к вторьи входам (3+2)-го сумматоравычитателя и (3+1.)-го блока элемен" тов И второй ступени, выход которого подключен к второму входу (3+1)-го сумматора той же ступени; выходы Первого и второго блоков элементов 2 И-ИЛИ подключены со сдвигом на один разряд в сторону младших соответственно к вторьи входам первого блока элементов И второй ступени и второго сумматора-вычитателя,. второй вход первого сумматора второй ступени соединен с выходом .первого блока элемен" тов И той же ступени, первый вход первого сумматора-вычитателя соеди-: нен с входом вычислителя, выход (и)-го сумматора первой ступени . подключен квыходу вычислителя, вто". рые входы всех разрядов блоков элЕ- ментов И первой ступени, первого сумматора-вычитателя, второго блока элементов 2 И-ИЛИ и первый и второй входы всех разрядЬв первого блока элементов 2 И-ИЛИ объединены в две группы, первая из,которых непосредственно, а вторая через инверторы соединены с нулевиа входом вычислителя.1На фиг.1 приведена схема матричного вычислителя логарифмов; на фиг,2 и 3 - конструкция блока элементов И первой И втоРой СтуПенИ соответственно (вариант исполнения)/ на фиг.4разряд элементов 2 И-ИЛИ (вариант исполнейия).Иатричный вычислитель логарифМЬВ (фиг. 1) Содержит сумматоры 1. Первой ступени, сумматоры-вычитатели 2, блок 3 элементов И первой ступени блок 4 элементов И второй стуПЕии первый блок 5 элементов 2 И-ИЛИ, вход 6 устройства, выход 7 устройства, сумматоры 8 второй ступени, втОрой блок 9 элЕментов 2 И-ИЛИ.Матричный вычислитель логариф" мов х = кву работает следукщим оо разом. Величина х может быть представлена в Виде суммы х - х,)+х 2+а+х )где х, 0,5сумматора-вычитателя 2 поразрядносфЬрмированы таким образом, .то кпервой и второй группе относятся.соответственно разряды, принимающие1 нулевые и единичные значения величиВы з = ЯПОНОРазряды второговхода второго блока 9 элементов2 И-ИЛИ сформированы таким образом,что к первой гр ппе входов относят 2(м 1 ЖМфМсо,=2 РОышеибложенное на кон" Усмотрим в ся разрядМ с нулевьи .значением, аМретнощм примере:: к,второй - с единичньм значениему = 2,1842, х щйп 2,1842 щ 078125. .35 велйчийы Чф: О ( О О .щ 1 .у - у = Р,842, - 1648721 ьу", = 0,535479 ) О, с(. , 1, х щ 0 5: Второй вход второго блока 9 элеу у = еОб = 1648721, - . Меитов 2 И-ИЛИ организован так, что.к первой грппе входов относятся1 " 2 ф у в2 у 2 = Ою 535479- : , разряды, принимающие нулевые значе.0,8243605 = у 2 = -Ор 2888815 С Ор . . 40 ния а ко второй группе входов от 2 = О., х 2 щ О, у 3 -(У = -1648721. .носятся соответствукщие разряды,3 у. 2- у щ О 2888815+,;принимающие иничные значения в+0,4121802 Я уо= О 12329870 . . величине 1= ( О 0 О о,311)3 с 30,323143 уау 514.стросвоработаетследующимоб+2 УЗ)щ 1 ь 648721+0,4121802 = 5. РИзом.2,0609012, :, При подаче на вход устройства 6ф ;.. значения у В схеме происходит пере-1 щ фу у 3 - 2 У 4 = 0,1232987, ходной процесс, после окончания ко 0,2575126 = у = -01343189 с Ог торого в первом сумматоре-вычитатеА 4,щ 0 х,щ 0. у- ( у 4( =2,0609012.5 О ле 2 по выражению (5) определяетуф 2-фу О 134319 + ся у у у. поступающее на первый0Ф 0,1288063 .=щ -О 0055076 0 вход втоРого сумматора-вычитателя 2у 4 уящ фЕсли уф)0, то в.соответствни с вырас(5 = О, хщ Ою уб У 5 2 ф 0609012 ф жениямй (4) и (6) на выходе знаковоУ 5 - 2 у -0,0055076 + 55 го Разряда первого суьюатора-вычита+ 0,0644031 щ у ф щ 3,0588955 О, теля 2 образуется единичный сигнал,о 6 щ 1, х 6 О,130772, у. щ(у )+фу 1;, который разрешает поступление значения х, с выхода первого блока 3.н о выражению (3) х х+х+хбщ элементов и первой ступени наЭ перщ 0,5+0,223143+0,30772 .щ 9753915, Вый Вход первого сумматора Х первойВ том случае, когда У 1 СО, то. ф ступени, настраивает второй сумматору 2 щ у " щ 0,297442, а при 1 щ 2 эна- вычитатель 2 на вычитание, разреша".ченне уз в выражении (6) равно ет поступление значения у с выхода,У 3 щ -1 У) = -1, н в дальнейшем при первого блока 5 элементов 2 И-ИЛИ на1 Ъ 2 вычйслительный йроцесс продол- первый вход первого сумматора 8 втожается аналогично вышеописанному. 65 рой ступени .разрешает поступление Рас Тогда у на основании (1) можно записать такк 1 е е п=еО,бефпфф 2ефф+ щ+К И 1+2 )ф 2 )ФВ соответствии с (1) и (2) значение х щйу определяется по. выражениюи х щС Кх ," 1 щ 1,2 и, (3)Ь 1 где сС принимает значенияУО. при 6: . у 1 = 12 п(4у.сЗначенйе у; иа основании Выражения (2) оПредеЛяется из соотноыейня .: оф 0 щ 164ф-у 5 Пфа эначеУ Представим значения х,х 2 в выражении (1) в двоичной. системе счис- .,ШШ 2.о о оДю,Вторые входы элементов И каждого 1-го блока 3 элементов И первойступени сформированы таким образом,что входы тех разрядов, значениякоторых в х в выражении (7) являются нулевыми, относятся к первойгруппе и подключены к нулевой шинеустройства, а входы тех разрядов,значение которых в х( являются еднничньии, относятся к второй группе,выполнены в виде инверсных и под. ключены также к нулевой шине.Первый вход первого блока 5 элементов 2 И-ИЛИ и второй вход первогозначения 2 ус выхода первого блока (5 элементов 2 И-ИЛИ на второй входпервого блока 4 элементов И вторОйступени и значения 2 " у через вто"рой блок 9 элеМентов 2 И-ИЛИ на второй вход второго сумматора-вычитателя 2. Во втором сумматоре"вычитателе 2 по выражению (5) определяетсязначение уо= уо - 2 "фу которое по 2 1 2 фступает на первый вход третьего сумматора-вычитателя 2. В зависимостиот значения у(у(0 или у)0). по Выражениям (4) и (б) на выходе знакового разряда второго сумматора-вычитателя 2 образуется сигнал, поступающий на второй 3 и первый 4 блоки 1элементов И первой и второй ступенисоответственно и на управляющий входтретьего сумматора-вычитателя 2, настраивая его на сложение или вычитание. при этом в первом сумматоре 1 2 Опервого блока реализуется сумма значений х и х 2, поступающих с выходовпервого и второго блоков 3 элементовИ первой ступени,В сумматоре 1 второй ступени реализуется сумма значений у и 2 "у 2,которая поступает на вход второгосумматора этой же ступени.В третьем сумматоре-вычитателе 2по выражению (5) вычисляется значе- ЗОние уо= у 2- 2 2"у, поступающее навход четвертого сумматора-вычитателя 2. На выходе знакового разрядатретьего сумматора-вычитателя 2 образуется сигнал, который в соответствии с (4) и (б) разрешает поступление значения хЗ с выхода третьегоблока 3 элементов И первой ступенина второй вход второго сумматора 1этой же ступени, разрешает поступление суммы у+2 "у с выхода перво Ого сумматора 8 второй ступени черезвторой вход второго блока 4 элементов И этой же ступени на второй входвторого .сумматора 8 второй ступенисо сдвигом на два разряда в сторону младших разрядов, т.е.2 (у ++ 2 у), и настраивает последующийсумматор вычитатель 2 на режим сложения или вычитания. Во втором сумма.торе 1 первой ступени реализуется Ясумма (х.,+х 2) с х 3 по выражению (3),а во втором сумматоре 8 второй ступени в соответствии с (б) суммируется значение у +2 у со значением2 (у+2 "у). Аналогичным образом ув 1"м сумматоре-вычитателе 2 реализуется выражение (5) уо = уо -2 "+"узначение ус поступает на вход(1+1)-го,сумматора-вычитателя 2, ана выходе знакового разряда 1"го60сумматора-вычитателя 2 образуетсясигнал, который настраивает (1+1)-йсумматор-вычитатель 2 на сложение или вычитание и в соответствии с выражением (4) разрешает поступленйе значения х на вход (1-1) го сумматора 1 первой ступейи, благодаря чему в нем реализуется выражение (3). Кроме того, сигнал с выхода знакового разряда 1"го сумматора-вычи.тателя 2 выдает разрешение на (1-1)-й блок 4 элементов И второй ступени, благодаря чему в (1-1)-м сумМаторе 8 этой же ступени реализУет. ся выражение (6), По аналогии с вышеописанньм в и-м сумматоре-вычитателе 2 реализуется выражение (5), а на выходе знакового разряда его Образуется сигнал, который по выражениям (4) и (б) разрешает поступление значения х с выхода и-го блока 3 элементов И йервой ступени на вход последнего сумматора 1 этой же ступени, на выходе которого и соответственно на выходе устройства 7 по выражению (3) образуется искомое значение хР у. В том слу" чае, когда на выхоце знакового разряда первого сумматора-вычитателя 2 образуется нулевой сигнал, то он настраивает второй сумматор-вычитатель 2 на режим сложения, разрешает поступление на его второй вход значение 2 "у " с выхода второго блока 91элементов 2 И-ИЛИ и разрешает поступление значения единицы и 0,5 с выхода первого блока 5 элементов 2 И-ИЛИ на первый и второй входы первого сумматора 1 и первого блока 4 элементов И первой ступени соответственно. Далее вычислительный процесс продолжается аналогично вышеописанному. Таким образом, в предложенном устройстве в отличие от прототипа, в котором вычислительный процесс организован в виде последовательности шагов, результат вычислений осуществляется за время переходного процесса в схеме, которое практически равно времени задержки сигнала между входом и выходом устройства. Кроме того, в отличие от прототипа, в котором усложнена органиэация вычислительного процесса и увеличено количество управленческой информации, в данном устройстве не используется управленческая информация, а вычислительный процесс начинается с момента подачи на входную шину исходной информации у. Устройство может быть применено для реализации вычислительного процесса в натуральном масштабе времени, например, управления технологическими процессами или динамическими объектами в режиме их нормального функционирования.1012251 й.Шуляпому еловская орректор ГВРещ акто тникВ в а а 4Подписно ИПИ Госуд по делам 035, Моск итета СС ткрмтйй кая наб,д. 4/ в ю В а в ю ю е е в Ва в ю т 4 Проект СоставительТехред .ею 4 Вью а 4 а авиТираж 704рственного кзобретений иа, Ж, Раушс е тееюв ав и юе аа ю а еаа а лиал ППП Патентф, у. Ужород, те 4 вета юЮВ ют