Аналого-цифровой преобразователь поразрядного кодирования

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик( )974571 К АВТОРСК ЕДЬСТВУ полнительное и авт. свид-в 22) Заявлено 1601.8присоединением за/18-21 03 К 13/17 ки яо 1 ирственный комнтСССРлелям изобретениии открытийпубликовано 15.1182. Бкзлле Дата опублик 5118 ия опис 54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАНИЕ ПОРАЗРЯДНОГО КОДИРОВЛНИЯ Изобретение относится к устройствам аналого-цифрового преобразования и может быть использовано в вычислительной и измерительной технике.Известен аналого-цифровой преобразователь поразрядного кодирования, со держащий сумматор, блок сравнения и ключ в каждом разряде 1.Однако устройство имеет недос- таточное быстродействие.Известен аналого-цифровой преобразователь поразрядного кодирования, содержащий первый, второй, третий и и-ный сумматоры, первый, второй, третий и р-ный блоки сравнения, а также первый, второй и третий ключи, причем первые входы .всех блоков сравнения подключены к шине опорного напряжения Оор,а вторые входы - к выходам одноименных сумматоров, входы которых подключены к шине кодируемого напряжения О, первые входы второго, третьего и и-ного сумматоров через первый ключ подключены к первому входу первого сумматора и к шине первого эталонного напряжения Оат, вторые входы третьего и и-го сумматоров через второй ключ подключены ко второму входу второго сумматора и к шине второго эталонного напряжеетики АН Украинской ССР ния О , третий вход и-го сумматорачерез третий ключ поцключен к третьему входу третьего сумматора и к шинетретьего эталонного напряжения Ца и-ый вход и-го сумматора подклю"чен к шине одноименного эталонногонапряжения О , кроме того, управляющие входы первого, второго и третьего ключей соединены с выходамисоответственно первого, второго итретьего блоков сравнения 2)Недостатком устройства являетсяневысокое быстродействие, обусловленное переходными процессами в цепи последовательно соединенных: первых - сумматора, блока сравнения иключа, вторых - сумматора, блока срав-.нения и ключа, третьих - сумматора,блока сравнения и ключа и и-х сумматора и схемы сравнения. Лишь послезавершения переходных процессов вэтой цепи на выходах блоков сравнения получают код М, являющийся цифровым эквивалентом величины кодируемого25 напряжения Ох,Цель изобретения - повышение быстродействия преобразования.Поставленная цель достигаетсятем, что в аналого-цифровой преобраЗО зователь поразрядного кодирования, 974571содержащий и-сумматоров, первые входы которых подключены к шине входного сигнала, шина первого эталонного напряжения подключена ко второму входу первого сумматора и через первый ключ - к вторым входам со второго 5 по и-ый сумматоры, шина нторого эталонного напряжения подключена к тре-тьему входу второго сумматора и через второй ключ - к третьим входам с третьего по и-ый сумматор, ана логичным образом подключены с третьей по (и)-ю шины эталонных напряжений, а шина и-го эталонного напряжения подключена к и+1-у входу и-го сумматора, выходы и сумматоров 15 соответственно подключены к первым входам и компараторон, вторые входы которых подключены к шине опорного напряжения, выход первого компаратора подключен к управляющему входу первого ключа, внедены илогических блоков и ициФровых блоков сравнения, входы которых соединены соответственно с выходами с первого по и-й компаратор а выхо(25 ды со второго по и-й компаратор соединены соответственно с первыми входами с первого по (и)-й логических блоков, вторые и третьи входы которых соединены с соответствующими выходами первого цифроного блока сравнения, четвертый и пятый входы со второго по (и)-й логических блоков соединены соответственно с первым и вторым выходами второго цифроного блока сравнения, аналогично 35 подключены входы с третьего по И -2 логических блоков с выходами с третьего по (и -2) цифровых блоков сравнения, при этом(2 и) -ой и ( 2 -й) входы (И -1 )-го логического блока подключены соответственно к первому и второму выходам (и -1 )-го цифрового блока сравнения, а выходы с первого по (И)-й логических блоков подсоединены соответственно к управляющим 45 входам со второго по (ч -1) -й ключ.lа чертеже представлена функциональная схема аналого-цифровогопреобразователя поразрядного кодирования,Преобразователь содержит и сум" маторон 1-1, 1-2, 1-3, . 1-и, и компараторов 2-1, 2-2, 2-3, 2-и, (и) ключей 3-1, 3-2, 3-3, (и) цифровых блоков 4-1, 4-2, 4-и, сравнения, (и) логических блоков 5-1( 5-2 5-и.Аналого-цифровой преобразователь работает следующим образом. 60Каждый-1 компаратор 1 осуществляет операцию сравнения опорного напряжения О :0 с выходным напря 0(жением соответствующего сумматора О. При этом на его выходе формиру ется сигнал 5 логической "1", еслиО , ) О и, и сигнал логическогоКаждый 1 -1 цифровой блок сравнения выполняют операцию сравнения предыдущего состояния сигнала 5, , -1,на выходе 1 -го компаратора с настоящим 5;, и формируют на своих выходах сигналы логических "1" и "0"в соответствии с выражениями",;,4 - 5. 1 1 5,1.,1.1,-1(где 2;и 2 г сигналы соответственнона первом и втором выходах -огоцифрового блока сравнения,Выходные сигналы (г, ь исоответственно первого, второго ии-го логических блоков 5 определяются следующими нырадениямиа, (5 г,л,иЛ 2,) Ч 1,.Ь (,ЬМ Л л 2 ю) 2( л го.)Ч 2 Ч 1 г,; (г)Ы-(.5 лТ.л 7.,л Х лХ, л 2.лТ, ) Предположим, что величина кодируемого напряжения О такова, что ей соответствует цифровой эквивалент: ( 1(03( и= 010 .О.редполоим также, что величина 01 уменьшается и становится такой, что этому значению О х должен соответствовать цифровой эквивалент (код)И=001( ,1.При этом на выходе второго компаратора 2-2 сигнал 5 гизменяется с логической "1" на логический "0", что приведет к формиронанию сигнала логической "1" на втором выходе второго цифрового блока сравнения 4 -2, т.е, Е =1, а это в сною очередь, приводит к изменению сигналов Ы ( (з(и н соответствии с выражениями (1)( (2)( (3 ) (д = 0 ( (. = 1 ( (. = 1( Сигнал ( остается неизменным. Таким образом, на выходе аналого-цифрового преобразователя получаем код И=001(( 1В соответствии с изменением ( и о одновременно происходят переходные процессы в цепи-второй ключ 3-2, третий сумматор 1-3 и в цепи третий ключ 3-3, и-й сумматор 1-и. После этого любое новое изменение неличины кодируемого напряжения О( передается на выход аналого-цифрового преобразователя по истечении переходных процессов н какой-либо из компараторов. Таким образом, на получение очередного кода напряжения О затрачивается нремя, равное Т.Предположим теперь, что величина кодируемого напряжения Очначинаетувеличиваться и становится такой, что ей должен соответстновать код И=010,0. При этом, на выходе второго компаратора 2-2 сигнал 5,2 изменяется с логического "1)" на логическую "1", что приводит к появлению сигнала логической "1" на первом выходе второго циФрового блока сравнения 4-2, т.е. 2=1, что, в сною очередь, приводит к изменению.е 10 оу, 4, си в соответстнии с выражениями (1), (2)(3); с д, обад О,о;- О. Сигнал б.1 остается неизменным. Таким образом, на выходе аналого-цифрового преобразователя получают код М:010,,О.15В соответствии с изменением Ы ив схеме преобразователя пройсходят переходные процессы и аналогично предыдущему через отрезок времени, равный Т на ныходе аналого-цифрового 20 преобразователя может быть получен очередной код.Таким образом, быстродействие предлагаемого аналого-цифрового преобразователя по сравнению с прототипом 25 больше в и раз, при условии, что кодируемое напряжение О за отрезок времени, равный Т, изменяется не более чем на один квант.30Формула изобретенияАналого-цифровой преобразовательпоразрядного кодирования, содержащийи сумматоров, первые входы которыхподключены к шине входного сигнала,шина первого эталонного напряженияподключена ко второму входу первогосумматора и через первый ключк вторым входам со второго по и-ыйсумматоры, шина второго эталонногонапряжения подключена к третьемувходу второго сумматора и черезвторой ключ - к третьим входам стретьего по п-ый сумматор, аналогич ным образом подключены с третьей по(и)-ю шины эталонных напряжений,а шина и-ного эталонного напряженияподключена к и+1-у входу 1-го сумматора, ныходы п-сумматоров соответственно подключены к первым входами компараторов, вторые входы которых подключены к шине опорногонапряжения, выход первого компаратора подключен к управляющему входупервого ключа, о т л и ч а ю щ и йс я тем, что, с целью повышениябыстродействия, введены илогических блоков и ицифровых блоковсравнения, нходы которых соединенысоответственно с выходами с первогопо (и)-й компаратор, а выходы совторого по и-й компаратор соединенысоответственно с первыми входамис первого по (и)-й логических блоков, вторые и третьи входы которыхсоединены с соответствующими выходами первого цифрового блокасравнения,четвертый и пятый входы со нторогопо (и)-й логических блоков соединены соответственно с первым и вторым выходами второго цифроного блокасравнения, аналогично подключенывходы с третьего по илогическихблоков с выходами с третьего по(и) цифровых блоков сравнения приФэтом (2 и) "ой(2 п)-й входы (и)-го логического блока подключены соответственно к первому и второму выходам (и)-го цифрового блока сравнения, а выходы с первого по(и)-й логических блоков подсоединены соответственно к управляющимвходам со второго по (и)-й ключ.Источники информации,принятые во внимание при экспертизе1, Смолов В.Б. и др. Полупроводниковые кодирующие и декодирующие преобразователи напряжений, Л., "Энергия", 1967, с.139. рис. 2-7.2. "Электроника", 1976, Р 3,с.53-55.