Устройство для умножения

Союз СоветскихСощиапистическихРеспубпии ОП ИКАНИЕ,9572 о 4ИЗОБРЕТЕНИЯ(23) Приоритет ио делам изабретеиий и открытий(53) УДК Я 11. .,3 ,"1 ( О с Е. 8 ) Лата опубликоввння описания с 17 С 11 р11 дин Г.",-, .:,; ,.:;Е У11 гс с.опопый заочтсьтй з;в юг отехнв еский инс тлтут сЯнИФт.". . 1(,11) УСТЕ С.11 С Пс 1151 Л 11 Ж 1.Н 1151 Изобретение относится к вычислительной технике и может быть использованов быстродействутоших 11 ВМ, процессорахспециального назначения, в радио- и гидролокационной аппаратуре, а также в цифровых системах приема и передачи информации для вьптолнения операции умнскения над массивами чисел, представ -енных в цифровом виде,Известно устройство, содержащее1 апервый и второй блоки элементов ИЛИ,регистр множителя, регистр множимого с 11Недостатком данного устройства является то, что с увеличением числа разрядов операндов резко увеличиваетсяобъем оборудования т сложность технической реализации.Наиболее близким по технической сущности к предлагаемому является устройство, содержащее регистр множимого,регистр множителя, блок памяти, причеминформационные входы регистра множимого соединены соответственно с входами л.ножимого устройства, информационные :ссоды регистра ллножителя соединеныоотвстственно с входалпл множителя устройства, вч сходы блока памяти явля- в.тся разрядными выходами устройства.11 едостатком известного устройства являются также большие затраты оборудования при увеличении разрядности операндов.11 ель изобретения - сокрацение объел.в оборудования.Поставленная пель достигается тем, тто в устройство введены блок сравнеюся, комлсутатор, сумматор по модулю два, причелл выходы (Ч -1) младших 1 азрядов рсгистра множиллого соединены соответственно с входалси первой группы блока сравнения и информационными входами первой группы коммутатора, информационные входы второй груттпы которого соединены соответственно г выходами (М) младших разрядов регистра множителя и с входами второй группы блока сравнения, прямой выход которогос 5720, поступают знаковые сс ц (Ь разряды исходных операндов.Блок 10 памяти представляет постоянное запоминающее устройство (ПЗУ), в ячейках памяти которого хранятся пред варительно рассчитанные результаты произведений двух операндов, используемых в качестве исходных адресов.Использование данной структуры при построении устройства для умножения позволяет в процессе умножения формировать больший из двух модулеи на первых входах блока 10 памяти, что влечет сокращение почти в два раза его емкости и объема оборудования, В доказательство можно рассмотреть пример перемножения двух операндов, модуль которых представлен трехразрядцым двоичным числом, При подключении исходных операндов непосредственно к адресным вхо дам блока 10 памяти его емкость, а соответственно и объем оборудования определяется числом слов произведений Р = К (К - 1), где К = 2 г- количество возможных комбинаций из г -разрядного двоичного числа. Для г=3 в ПЗУ необходимо записать 56 слов по 6 разрядов каждое,Использование предлагаемого устройства позволяет исключить дублирование 30 результатов произведений, которое, например, возникает в прототипе при перемножении двух модулей таким образом.010 х 011 = 011 х 010, за счет постоянного формирования на одних из входов блока 10 памяти большего модуля. В результате в ПЗУ необходимо хранение только 8 Р (Р+,С Р=Р= 40 слов того же формата, т,е. имеет место сокрвшецие оборудования.Ф орлул а из о бретенияустройство для умножения, содержащее регистр множимого, регистр множи толя, блок памяти, причемнфорлацоьи входы регистра лцожимого соединены соответственно с входом множимого устройства, инфорлацоцные входы регистра множителя соедиеы соответственно с входами множителя устройства, выходы блока паляти являотся разрядными выходами устройства, о т л и ч а ю ц е - е с я том, что, с целью сокрашепя объсм 1 оборудования, в него введены блок сравцс ция, коммутатор, сумматор по модулю два, причем выходы (Й - 1) младших разрядов регистра множимого соединены соответственно с входалп первой группы блока сравнения и инфорлационныли входами первой группы коммутатора, информационные входы второй группы которого соединены соответственно с выходали (Л- в 1 ) младших разрядов регистра множителя и с входами второй группы блока с равнения, прямой выход которого соединен с первылл управляющим входом комлутатора, второй управляющий вход которого соединен с инверсным выходол блока сравнения, выходы первой группы кжлутатора соединены соответственно с адресьми входами первой группы блока памяти, адресные входы второй группы которого соединены соответственно с выхо - дами второй группы коммутатора, первый вход сумматора по модулю два соединен с выходом старшего разряда регистра множимого, а второй вход - с выходом старшего разряда регистра множителя, выход сумматора по модулю два является знаковым выходом устройства.Источники информации,принятые во внимание при эксперт 1 зе 1, Авторское свидетельство СССР М 623204, кл. О 06 Р 7/52, 1977.2. Теория и применение математических мешин. Под ред. Оранского А. М.Минск, БГУ, 1972, с. 149 (прототип),957204 Составитель Л. Медведева енко Техред Е,Харитончик 1 орректошетник ктор В. Г 1 д. 4/5 ушская н 1 илиал ПГ 1 Г 1 "Патент", г, Ужгород, ул. Проектная, 4 г Тираж 731ВН 11 ИГИ Государственногопо делам изобретений1 13035, Москва, Ж, Р П одписноомитета СССРоткрытий