Устройство для тестового контроля временных соотношений
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
45 50 55 Изобретение относится к цифровойвычислительной технике и может быть использовано для поиска неисгравностей в сложных цифровых схемах.Целью изобретения является расширение функциональных возможностей устройства, за счет обеспечения контроля момента появления выходных сигналов контролируемого узла.На фиг, 1 представлена Функциональная схема устройства тестового контроля временных соотношений; на Фиг, 2 - функциональная схема блока задержки.Устройство тестового контроля временных соотношений (Фиг. 1) содержит блок 1 памяти тестов, счетчик 2 адреса, контролируемый узел 3, группу ключей 4, блок 5 сравнения, индикатор 6, мультиплексор 7, блок 8 задержки, установочный вход 9 счетчика адреса, первая, вторая и третья группы выходов 10, 11 и 12 блока памяти тестов, первый вход 13 блока задержки, второй вход 14 блока задержки.Блок 8 задержки (фиг. 2) содержит ИЛИ 15, генератор 16 тактовых импульсов, регистр 17 сдвига,Работа устройства тестового контроля временных соотношений начинается по сигналу "Пуск", который подается на вход 9 счетчика адреса и на вход 14 блока 8 задержки. При этом со счетчика 2 адреса на блок 1 памяти тестов поступает адрес первого тестового слова и блок 1 памяти выдает первое тестовое слово, которое состоит из трех частей. Каждан часть тестового слова выдается на соответст вующую группу выходов блока 1 памяти тестов, Группа выходов 10 блока памяти тестов управляет работой ключей 4 группы, т.е, ключи 4 группы, которые открываются сигналами с группы выходов 10, пропускает через себя сигналы воздействий, подаваемые на контролируемый узел, Сигналы воздействий выдаются на ключи 4 группы со второй группы выходов 11 блока памяти тестов. Сигнал "Пуск", поданный на вход 14 блока 8 задержки, через определенный интервал времени последовательно появляется на выходах этого блока, а следовательно, и на информационных входах мультиплексора 7. На выходе мультиплексора 7 появляется сигнал того входа группы, номер которого подается на группу управляю 10 15 20 25 30 35 40 щих входов мультиплектора 7 с группывыходов 12 блока 1 памяти тестов. Таким образом, на выходе мультиплексора 7 появляется сигнал, задержанныйотносительно сигнала на входе 14 блока задержки на величину, определяемую кодом, формируемым группой выходов 12 блока 1 памяти тестов.Сигнал с выхода мультиплексора 7подается на счетный вход счетчика 2адреса, где по нему формируется адрес следующего тестового слова, Этотже сигнал подается на первый вход 13блока 8 задержки. По новому адресу,вырабатываемому счетчиком 2 адреса,Формируется новое тестовое слово,третья часть которого формируетсяна группе выходов 12 и определяетзадержку, через которую будет выдано следующее тестовое слово. Заполнив соответствующим образом все тестовые слова можно управлять моментами выдачи тестовых слов, т.е, интервалами времени между двумя соседни"ми тестовыми словами или иначе говоря временем анализа откликов контролируемого узла на входное воздействие.Дискрет изменения задержки междутестовыми словами определяется периодом повторения тактовых импульсов,вырабатываемых генератором 16 тактовых импульсов, а максимальная величина задержки определяется как числомразрядов регистра 17 сдвига (или числом разрядов управляющих входов мультиплексора), так и периодом повторения тактовых импульсов генератора 16 тактовых импульсов.Блок задержки работает следующимобразом,Задержка осуществляется с помощью регистра сдвига, на вход сдвига которого подается последовательность импульсов, вырабатываемых генерато" ром 16 тактовых импульсов. Сигнал, пришедший на первый или второй вход схемы ИЛИ 15, через эту схему подается на информационный вход регистра 17 сдвига. По каждому импульсу, поступаемому навход сдвига регистра 17, этот сигнал перемещается на один разряд вправо.Сравнение полученных откликов с ожидаемыми производится блоком 5 сравнения.Сравнение получаемых откликов производится в моменты времени вы60962 12 дачи следующего воздействия, т.е. группа выходов 11 содержит информацию об откликах на воздействие, выданное в предыдущем тестовом слове. Результат сравнения отражается иа индикаторе 6.Работа устройства заканчивается, когда счетчик 2 адре а сформирует адрес последнего тестового слова. Таким образом, устройство позволяет производить контроль момента появления выходных сигналов контролируемого узла. При этом появилась возможность заранее установить свой интервал времени, в который должен появиться сигнал отклика при подаче каждого сигнала воздействия. Формула изобретения Устройство для тестового контроля временных соотношений, содержащее блок памяти тестов, счетчик адреса, блок сравнения, индикатор, группу ключей, причем первая группа выходов блока памяти тестов соединена с. входами управления ключей группы, вторая группа выходов блока памяти тестов соединена с информационными входами ключей группы и с первой группой входов блока сравнения, выходы ключей группы соединены с группой входов-выходов контролируемого узла 4и второй группой входов блока сравне-,ния, выход которого соединен с входом ин.дикатора, группа выходов счетчика адреса соединена с группой адресных входовблока памяти тестов,о т л и ч а ю щ ее с я тем,что,с целью расширенияфункциональных возможностей за счетобеспечения контроля момента появлеЮния выходных сигналов контролируемого 10 узла, устройство содержит блок задержки и мультиплексор, группа управляющих входов которого соединена с третьей группой выходов блока памяти .тестов, группа информационных входов 15 мультиплексора соединена с группойевыходов блока задержки, а выходмультиплексора соединен со счетнымвходом счетчика адреса и первым входом блока задержки, вход пуска уст ройства подключен к установочномувходу счетчика адреса и второму входу блока задержки, причем блок задержки содержит элемент ИЛИ, регистр сдвига и генератор тактовых 25 импульсов, выход которого соединенс входом сдвига регистра сдвига,группа выходов которого являетсягруппой выходов блока задержки,первый и второй входы элемента ИЛИ ЗО являются первым и вторым входамиблока задержки, выход элемента ИЛИсоединен с информационным входом регистра сдвига.1260962 Составитель Д.ВанюхинТехред,П.Олейник,орректор 1 А.Тяск актор А.Долинич Тирах 671 Подписное КИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж, Раушская наб., д
СмотретьЗаявка
3867716, 15.03.1985
ПРЕДПРИЯТИЕ ПЯ М-5308
МИГАЛИН ВЛАДИМИР НИКОЛАЕВИЧ, ШМЕЛЕВ ВЛАДИМИР ВЛАДИМИРОВИЧ
МПК / Метки
МПК: G06F 11/22
Метки: временных, соотношений, тестового
Опубликовано: 30.09.1986
Код ссылки
<a href="https://patents.su/4-1260962-ustrojjstvo-dlya-testovogo-kontrolya-vremennykh-sootnoshenijj.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для тестового контроля временных соотношений</a>
Предыдущий патент: Устройство для контроля цифровых блоков
Следующий патент: Формирователь тестов
Случайный патент: Каток для прикатки рулонных материалов