Цифровой коррелятор

Оп ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(22) Заявлено 03,10.79 (21) 2822845/18-24с присоединением заявки йо(51)м, кл,С 06 Р 15/336 Государственным комитет СССР оо делам изобретений и открытий(54) ЦИФРОВОЙ КОРРЕЛЯТОР Изобретение относится к вычислительной технике и может быть исполь.зовано в системах автоматического управления и контроля, применяемых, например в радиолокации.Известен коррелятор, предназначенный для вычисления значений корреляционной функции исследуемых случайных процессов хи у (с), включающий в себя квантователи входных сигналов по уровню, устройство выборки во времени, матричную схему умножения, генераторы импульсов выборки и импульсов заполнения, ключ И со схемой управления и накапливающий счетчик. Входы устройства выборки во времени подключены к выходам квантователей входных сигналов, а выходы - ко входам матричной схем умножения, второй, выход генератора импульсов выборки соединен с управляющим входом устройства выборки вО времени. Первый, второй и третий вы" ходы ключа И подключены соответственно к первым выходам генераторов импульсов заполнения и выборки, а также к управляющему выходу схемы управления ключом И, Информационные входы накапливающего счетчика связаны с одноименными выходами матричной схекы умножения, управляющийвход - с первым выходом ключа И,управляющий вход схемы управленияключом соединен со вторым выходомключа И, а информационные входыподключены к соотзетствующим выходам схемы матричного умножения (1),Недостаток такого коррелятора -низКое быстродействие.Известно также устройство цифровой корреляции, предназначенное дляопределения степени связи между двумя временныьщ рядами цифровых величин, выраженных в виде чисел с плавающей 15 запятой, содержащее два входных узла,сумматор порядков,узел неравноэначности, два сумматора накопления результатов положительных и отрицательных произведений, блок преобраэова ния отрицательных чисел в дополнительный код, сумматор произведенийи выходной узел,Энаковые выходы входных узлов подключены к двум входамузла неравнозначности, а выходы разрядов порядков соединены со входамисумматора порядков. Выход сумматорапорядков подключен к третьему входуузла неравнозначности, первый выходкоторого соединен со входом суммато ра накопления результатов положи 8427 б 820 35 40 45 50 55 60 65 тельных произведений, а второй выходподключен ко входу сумматора накопления результата отрицательных произве -дений, выход последнего подключен ковходу блока преобразования отрицачЬльных чисел в дополнительный код,первый вход суматора произведенийсоединен с выходом сумматора накопления результата положительных произведений, а второй вход - с выходом блока преобразования отрицательных чисел в дополнительный код, выход сумматора произведений соединен со входом выходного узла устройства цифровой корреляции 21 .Недостаток известного устройствабольшая статическая погрешность приограниченном числе выборок,Наиболее близким техническим решением к предлагаемому изобретениюявляется цифровой коррелятор, предназначенный для обработки случайных величин, представленных в нормальнойформе и содержащий два аналого-цифровых преобразователя, два входныхрегистра, сумматор произведений, промежуточные (входное и выходное) ЗУ,а также множительное устройство,состоящее из узла неравнозначности, сумматора порядков и умножителя мантисс,В сумматоре порядков определяется значение порядка произведения , вумножителе - мантисса производениямодульных значений перемножаемых ве 1 ичин, а в узле неравнозначностиопределяется знак произведения,Полученные таким образом произведенияпоступают на сумматор произведений,которые затем заносятся в ЗУ В(Й)для промежуточного хранения. Окончательная величина оценки значенийкорреляционной функции В(к) формируется на выходе сумматора произведений 3)Недостатком такого коррелятораявляется низкое быстродействие,Цель изобретения - увеличениебыстродействия устройства.Поставленная цель достигается тем,что в цифровой коррелятор, содержащий два аналого-цифровых преобразователя, входы которых являются соответственно первым и вторым входамикоррелятора, а выходы подключены ковходам соответственно первого и второго регистров, выход знакового раз -ряда каждого регистра подключен ксоотнетствующему входу блока неравнозначности, выход которого соединен е первым входом блока суммирования йроизведений, второй вход которого подключен к выходу сумматорапорядков, входы которого подключены к соответствующим разряднымвыходам первого и второго регистров, разрядные выходы первогорегистра подключены к соответствующимвходам первого блока памяти, выходыкоторого соединены с соответствующими разрядными входами первого регистра,выход блока суммирования произведенийсоединен со входом второго блока памяти, выход которого подключен к третьему входу блока суммирования произ -ведений, введены блок элементов И, блоксравнения и блок сложения мантисс,причем первые входы блока сложениямантисс и блока элементов И подключены к соответствующим разрядным выходам первого регистра, вторые входыблока сложения мантисс и блока эле 1 ментов И подключены к соответствующимразряднйм выходам второго регистра,вход блока элементов И соединен спервым выходом блока сравнения, второйвход которого подключен к выходублока сложения мантисс, а выход блок а сравнения соединен с четвертымвходом блока суммирования произведений.На чертеже показана структурнаясхема цифрового коррелятора,Коррелятор содержит входной аналого-циФровой преобразователь 1, регистры 2 и 3, первый блок 4 памяти,аналого-цифровой преобразователь 5,блок б неравнозначности, сумматор 7порядков, блок 8 суммирования произведений, второй блок 9 памяти, блок10 умножения порядков, блок 11 сложения мантисс, блок 12 элементов И,блок 13 сравнения,Входы двух аналого-цифровых преобразователей 1 являются соответственно первым и вторым входами цифрового коррелятора, а выходы соединены с одноименными входами двух регистров 2 и 3, каждый из которых имеет выход знакового разряда и выходы разрядов порядка и мантисс. Дополнительно регистр 2 связан с блоком 4 памяти, выходы знаковых разрядов регистров 2 и 3 подключены ко входам блоков неравнозначности, а выходы разрядов порядка - ко входам сумматора 7 порядков блока 10, умножения. порядков. Выходы всех разрядов мантисс регистра 2 подключены к первому входу блока 11 сложения мантисс, а выходы всех разрядов мантисс, за исключением старшего регистра 3.ко второму входу, Информационный вход блока элементов И 12 подключен к выходу блока 11 сложения мантисс, а выход ко входу блока 8 суммирования произведений. Управляющий вход блока элементов И 12 соединен с выходом блока 13 сравнения, входы которого подключены к выходам старших разрядов мантисс регистров 2 и 3, Выходы блока неравнозначности и сумматора 7 порядков соединены с одноименными входами блока 8 суммирования произведений, последний дополнительно связан с промежуточным блоком 9 памяти. Блок 11 сложения мантисс предназначен для формирования значений приближенного произведения. Блок эле 842768ментов И 12 выполняет функцию ключа,который, в зависимости от управляющего сигнала, Формируемого блоком сонпадени я, пропускает, т. е. передает значение приближенного произведения насумматор произведений; или запрещаетего выдачу, что равносильно передаченулевой величины на сумматор произвведений, Блок 13 сравнения сравниваетзначения старших разрядов нормализованных сомножителей и вырабатываетуправляющий сигнал в блок элементовИ 12 . При выработке последне го используется информация о состоянии старших разрядон перемножаемых мантисс,Так как любое двоичное число, не равное нулю (н случае представления егов нормальной Форме) всегда несет единицу в старшем разряде мантисс, ачисло, равное нулю, имеет нулевое еезначение, то в старшем разряде мантиссы записана нулевая величина, Поэтому управляющий сигнал формируетсятолько при равенстве единичному значению обоих старших разрядов сомножителей, что является признакомне нуленого значения. При равенствеодного из сомножителей нулю, т.е,отсутствии одного из старших разрядов, управляющий сигнал не будетвыработан. Это соответствует действительному результату умножения вслучае, когда один иэ сомножителейравен нулю.Цифровой коррелятор работает следующим образом,На нходы устройства поступают соответствующие сигналы х (С) и у (й).Пройдя входные преобразователи 1 и5, их сцифрованные значения, представленные н нормальной форме, послепромежуточного хранения на соответст.вующих регистрах 2 и 3 и задержки 40в блоке 4 памяти поступают на входыблока 10. При этом порядок произведений и знак формируются с помощью сумматора 7 порядков и блока .б неравнозначности, Приближенная неличина произведения мантисс вычисляется с помощью блока сложения мантисс, блокаэлементов И 12 и блока 13 сравнения,Полученные таким образом значенияприближенных произведений поступаютна вход блока 8 суммирования произведений, на котором совместно с инФормацией, хранимой в блоке 9 памятиформируется окончательная оценкакорреляционной функции.55Х 31 п М, 61 и+При этом умножение сумы модулей мантисс на величину 2осуществляется 60при помощи соответствующей коммутации их разрядон со сдвигом на одинразряд вправо, Учет произведенийкоэ ффици ен тон при ст арши х разрядаххи упроиз водится с помощью 65 блока совпадения, который формируетсоответствующий управляюий сигнална выдачу величины приближенного произведения в другие вычислительные узлы,Таким образом, предлагаемый цифровой коррелятор не содержит умножителя мантисс и поэтому способен обеспечить существенное повьюение быстродействия. По точности работы предлагаечный коррелятор уступает известному на 2, однако имеет несомненное преимущестно перед релейными, знаковыми корреляторами и корреляторами с логическими схемами умножения, особенно в области малых значений коэффициента корреляции, что важно при их практическом использовании н системах автоматического управления и контроля радиолокационных устройств.Формула изобретения Цифровой коррелятор, содержащий два аналого-цифровых преобразонателя, входы которых являются соответственно первым и вторым входами коррелятора, а выходы подключены ко входам соответственно первого и второго регистров, выход знакового разряда каждого регистра подключен ксоответствующему входу блока неравнозначности, выход которого соединен с первым входом блока суммирования произведений, второй вход которого подключен к выходу сумматора порядков, входы которого подключены к соответстнующим разрядным выходам первого и второго регистров, разрядные выходы первого регистра подключены к соответствующим входам первого блока памяти, выходы которого соединены с соответствующими разрядными входами первого регистра, выход блока суммирования произведений соединен со входом второго блока памяти, выход которого подключен к третьемувходу блока суммиронания произведений,отличающийся тем, что с целью повышения быстродейст ни я, н цифровой коррелятор введены блок элементов И, блок сравнения и блок сложения мантисс, причем первые входы блока сложения мантисс и блока элементов И подключены к соответствующим разрядным выходам первого регистра, вторые входы блока сложениямантисс и блока элементов И подключены к соответствующим разрядным выходам второго регистра, вход блока элементов И соединен с первым выходомблока сравнения, второй вход которогоподключен к выходу блока сложениямантисс, а выход блока сравнения соединен с четвертым входом блока суммиронания произведений. Источники информации,принятые но внимание при экспертизе 1, Грибанов Ю.И., Г,П.Веселова,В,Н,Андреев. Автоматические циФровые842768 Составитель В,ЖовинскийТехред Э, Фанта Корректор С,Щома Редактор И,Ко аказ илиал ППППатент , г, Ужгород,роектная корреляторы. МЭнергия , 1971,с. 110, 138.2. Патент США М 3863058, кл 235152, 1975. 01/59 Тираж ВНИИПИ Государств по делам изобр 3035, Москва, Ж, 745 нног тени Р аую 3. Ерибанов Ю.И., Веселова Е", П.,Андреев, В.Н.Автоматические цифровыекорреляторы, М.,Энергия , 1971,с. 15 3 ( прототип) . Подписнкомит е т а СССРи открытийая наб д, 4/5