Устройство для приема избыточнойинформации

Союз Советских Социалистических Республик(51)М. Кл. 22) Заявлено присоединен 23) ПриоритетОпубликов Дата опубл 20379 (21) 2771952/18-2м заявки ЙоС 08 С 19/ Государственный комите СССР по делам изобретений и открытий(72) Авторы изобретени П. Суворов, Ю. П. Зубков и Науме аявител 54) УСТРОЙСТВО ДЛЯ ПРИЕМА ИЗБЫТОЧНО ИН 4 ОРМАЦИИзка Изобсвязима избыможет н5 передачторых дзуютсяности.Известно устройство приема избыточ ных кодов в целом, состоящее из приемника и блока отождествления сигналов в целом. В известном устройстве высокая помехоустойчивость приема и возмокность обрабатывать различные сигналы на основе избыточных кодов, в частности, как с одинаковой энергией всех используемых сигналов, так и сигналов с разными энергиями(1).Недостатком известного устройства 20 является сложность реализации блока отождествления сигналов, а для кодов с числом информационных символов К50 к его реализации в настоящее время практически невозмодно.25Известно также устройство приема избыточных сигналов, содержащее приемник, пороговый селектор, вторую ре. шающую схему (блок декодирования), блок сравнения мер похожести 2 . 30 иретение относится к электроа именно к устройствам приеточных сигналов в целом иайти применение в системахи дискретной информации, в коля передачи информации испольизбыточные коды большой мощНедостатком же является ни япомехоустойчивость.Наиболее близким к предлагаемомупо технической сущности является устройство поэлементного приема, состоящее из приемника, порогового селектора и блока декодирования (второй решающей схемы, в которой осуществляется отождествление входной кодовой комбинации с ближайшей разрешающей кодовой комб нацией), В связи с тем, что вторая решающая схема реализуется на элементах дискретной техники, она допускает практическое использование различных процедур отождествления, в том ччсле, и оптимальных 3) .Однако, вследствие того, что выходной аналоговый сигнал приемника представляется выходным дискретным сигналом порогового селектора с очень низкой точностью (такт например, при использовании двоичных сигналов в дис кретном сигнале содержится информа" ция только о знаке аналогового сигнала, а информация о его амплитуде полностью отбрасывается) помехоустойчивость приема избыточной информации чрезвычайно низкая.Цель изобретения - повышение помехоустойчивости устройства за счет использования всей апостериорной информации о принятом сигнале без изменения процедуры декодирования во второй решающей схеме.Указанная цель достигается тем, что в известном устройстве для приема избыточной информации, содержащее приемник, вход которого соединен со входом устройства, выход - со входом первого порогового селектора, выход которого соединен со входом декодера, введены второй и третий пороговые селекторы, блоки буферной памяти, блоки регистров памяти, сумматор, блок вычитания, усилитель и блок управления выдачей информации, выход приемника соединен с первым входом блока вычитания и через первый блок буферной памяти с первым входом блока управления выдачей информации, выход и второй вход которого соединены соответственно с первыми входами и первым выходом первого блока регистров памяти, выход первого порогового селектора соединен через второй блок регистров памяти с первыми входами сумматора и непосредственно со вторым входом блока вычитания, выход которого через второй блок буферной памяти соединен с первыми входами усилителя, первые выходы усилителя через второй пороговый селектор соединены со вторым входом усилителя, вторые выходы усилителя соединены со вторыми входами сумматора, выходы которого через третий пороговый селектор соединены со вторыми входами декодера,выход декодера соединен со вторыми входами первого блока регистров памяти, второй выход которого соединен с выходом устройства.На чертеже представлена функциональная схема устройства.Она состоит из приемника 1, преобразуюшего элементы избыточного сигнала в аналоговые величины, например, амплитуду импульсов, первого порогового селектора 2, состоящего из элемента 2 сравнения, источника 2 порогового напряжения, блока 3 вычитания, в котором из величин амплитуд входных импульсов элемента 2 сравнения вычитаются величины амплитуд его выходных импульсов первого и второго блоков 4 и 5 буферной памяти, реализованных, напри мер, в виде дискретно-аналоговых линий задержки, усилителя б, состоящего из и усилителей 6, 62 бп с регулируемыми коэффициентами усиления, а также генератора 6 линейно-изменяющегося напряжения, выходное напряжение которого осуществляет синхронное изменение коэффициента усиления усилителей б, сумматора 7, осуществляющего поразрядное сложение комбинаций сигналов, поступающих на его входы и состоящего изи одноразрядных сумматоров (например,операционных усилителей 7, 77),второго блока 8 регистров памятй,реализуемого в виде, например, последовательного цифрового регистра,информация с которого считываетсяпараллельно второго порогового сектора 9, состоящего из и элементов 9,949 псравнения, источника 9 д порогового напряжения и фиксатора 98 перехода величины порогового напряжения величиной амплитуды сигнала навыходе одного из усилителей 6,6,6,третьего порогового селектора 10, сос тоящего из элементов 10, 1010 псравнения и источника 10 о, порогового напряжения первого блока 11 регистров памяти, состоящего из двоичныхрегистров 11, 11211 п, блока 12 2 О управления выдачей информации, состоящего из и корреляторов 12,1212и детектора 12максимального сигнала декодера 13, в котором каждойпоступающей на его входы двоичнойкодовой комбинации ставится в соответствие ближайшая разрешенная двоичнач кодовая комбинация и блока управления и синхронизации (он не приведен на функциональной схеме).Работает устройство.следукнцимобразом.На вход приемника 1 поступает слояный избыточный сигнал. На выходе приемника 1 появляется (последовательно)совокупность аналоговых сигналов,соответствующих элементам входногосигнала. Каждый аналоговый сигналподается на вход порогового селектора 2, а именно - на вход элемента2 сравнения, на другой вход которо го поступает пороговое напряжение отисточника 22 порогового напряжения(величина его устанавливается, каки в известном устройстве вручную).В элементе 2сравнения осуществляется сравнение величин входных сигналов. Если величина входного аналогового сигнала меньше. величины порогового напряжения, то на выходе элемента сравнения появляется сигнал"0", в противном случае единичныйсигнал, определяемый по величинеотношения сигнал/шум, например "Н"и соответствующий неискаженному единичному элементу входного сигнала(при этом считается, что на длительности ь )п Т й отношение сигнал/шумне меняется). Таким образом, аналоговый сигнал преобразуется в двоичныйВ блоке 3 вычитания из величины двоичного сигнала вычитают величину со ответствующего аналогового сигнала.В результате в декодере 13 последовательно записывается кодовая комбинация соответствующая посимвольномуприему входного сигнала. Декодер в ре гистр 11 после соответствующих операций записывает (последовательно) двоичную разрешенную кодовую комбинацию, являющуюся ближайшей к двоичной посимвольной. В блок 8 регистров памяти также последовательно записывается и хранится в нем двоичная кодовая комбинация посимвольного приема. В блок 5 буферной памяти записывается и хранится совокупность аналоговых сигналов, полученных с выхода блока 3 вычитания. Из блока 5 памяти эти сигналы параллельно пода(О ются на усилители 6, 626 Пс регулируемыми коэффициентами усиленияВ это время запускается генератор 6 д линейно изменяющегося напряжения и коэффициент усиления усилителей увеличивается (начальный коэффициент усиления равен 1). Выходные сигналы усилителей поДаются на элементы 9, 9 9 п сравнения к другим входам которых подключен источник 9 д 20 порогового напряжения. Как только в каком-нибудь элементе сравнения выходной сигнал усилителя превысит величину порогового напряжения, то сразу же срабатывает фиксатор пере- д хода 9 Б, и генератор 6 д линейно-изменяющегося напряжения выключится, Усиленные сигналы с выхода усилителей 6 А; 6 6 п подаются на входы соответствующих одноразрядных суммаЗО торов 7, 72 7 п, где суммируются с величинами сигналов, поступающих на другие входы сумматоров с ячеек памяти блока 8 регистров памяти, Да.лее результирующие сигналы преобразуются в двоичные сигналы посредством элементов 10, 102 10 псравнения и источника 10 порогового селектора и параллельно йоступают в декодер 13, Сформированная декодером разрешения двоичная кодовая комбинация, ближай шая к полученной, записывается в регистр 11 А, сдвигая первую комбинацию в регистр 13. После этого опять запускается генератор бц линейноизменяющегося напряжения, осуществляются рассмотренные операции, и в регистр 11 записывается следующая разрядная двоичная комбинация, а ранее записанные комбинации записывают в регистр 11, 11, и т. д., пока все и регистров не будут заполнены, Далее детектор 12 д максимального сигнала считывает из регистров комбинации (с регенерацией) в корреляторы 12, 122 12 п, на другие входы которых подается комбинация аналоговых величин из блока 4 буферной памяти. Величины выходных сигналов корреляторов 12, 12 12 п соответствуют коэффициентам корреляции соответствующих комбинаций. Эти 60 сигналы поступают в детектор 12 смаксимального сигнала, который определяет максимальный из них и, соответст вующую максимальному сигналу двоичную кодовую комбинацию, из блока 11 65 считывает на выход устройства. Далее все элементы памяти очищаются и устройство готово к приему следующего сигнала.Для качественного подтверждения преимущества предполагаемого устройства по помехоустойчивости рассмотрим прием сигнала, соответствующего двоичной кодовой комбинации.=(О 1 О 1 О 1 О 1 О 1 О 11кода с О = 7, которому на выходе приемника соответствуют аналоговые величиных=)0 51, 0,43 0,61 О, 38; 0,63;Пусть ошибками поражены первые символы. После поэлементной обработки (пороговый уровень НП -- 0,5 В) имеем первую двоичную кодовую комбинацию10101 О 0101011 содержащую 6 ошибочно принятых символов, но так как декодер 13 может исправить толь- ко 1=И-ф 2:3 ошибки, то при поэлементном приеме правильный прием невозможен.В предЛагаемом устройстве на выходе блока 3 вычитания имеемХ 3= -0,49; 0,43; -0,39; 0,38 ДПороговый уровень порогового селектора 9 выбирают равным Н,=+0,5, тогда после первого усиления Х имеемХ, =) -0,51, 0,45; -0,41; 0,40 Д суммирование которой с первой двоичной кодовой комбинацией даетИ 4 =3 049; 045; 0,59; 0,4; 0,51;а поэлементная обработка пороговым селектором 10 с пороговым уровнем Нп = 0,5 В приводит кИ 2 - Ор Ор 1 р Оф 1 р Оу ОУОеОбработка упругих усиленных символов разностной комбинации приводит. к остальным двоичным кодовым комбинациямУг= 0; 0; 1, 0; 1; 1; 0; .0И - О, 1, 1, О, 1, 1, 0,0,В данном примере, так как мы знаем переданную двоичную кодовую комбинацию, сразу же видно, что кодовое расстояние от И до У равно 3, следовательно, для У декодер 13 опре" делит переданную кодовую комбинацию правильно.Формула изобретенияУстройство для приема избыточной информации, содержащее приемник, вход которого соединен со входом устройства, выход - с входом первого пора824263 Составитель Н.Редактор Т. Кисилева Техред М,ГоЛинк ова Н. Стец рек 130/74ВНИИПИ Государпо делам изо3035, Москва, Ж За ираж 691 венного коми етений и отк5, Раушская одпнсн та СССР тий б, д. 4/ Филиал ППЛ "Патент", г. Ужгород, ул. Проектная гового селектора, выход которогосоединен со входом декодера, о тл и ч а ю щ е е с я тем, что, сцелью повышения помехоустойчивостиустройства, в него введены второйи третий пороговые селекторы, блокибуферной памяти, блоки регистров памя-ти, сумматор, блок вычитания, усилитель и блок управления выдачей информации, выход приемника соединен.с первым входом блока вычитания и через первый блок буферной памяти с Опервым входом блока управления выдачей информации, выход и второй входкоторого соединен соответственно спервыми входами и первым выходом первого блока регистров памяти, выход 15первого порогового селектора соединен через второй блок регистров памяти с первыми входами сумматора инепосредственно со вторым входомблока вычитания, выход которого че Орез второй блок буферной памяти соединен с первыми входами усилителя, первые выходы усилителя через второйпороговый селектор соединены со вторым входом усилителя, вторые выходыусилителя соединены со вторыми входами сумматора, выходы которого черезтретий пороговый селектор соединенысо вторыми входами декодера, выходдекодера соединен со вторыми входами первого блока регистров памяти,второй выход которого соединен с выходом устройства. Нсточники информации,принятые во внимание при экспертизе1. Финк Л. М. Теория передачидискретных сообщений. М., "Советскоерадио", 1970, с. 636,2. Бородин Л. Ф. Введение в теорию помехоустойчивого кодирования.М., "Советское радио", 1968, с. 271.3. Бородин Л. Ф. Введение в теориюпомехоустойчивого кодирования. М.,