Постоянное запоминающее устройство

Союз Советских Социалистических РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 270479 (2 ) 2758998/18-24 51 М з С 11 С 17/00 с присоединением заявки М Государственный комитет СССР по делам изобретений н открытий(71) Заявитель 54) ПОСТОЯННОЕ ЗАПОМИНАО 11 ЕЕ УСТРОЙСТВО Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах с последовательной обработкой инфор- мации.По основному авт, св. 4 565326 известно постоянное запоминающее устройство (ПЗУ), содержащее кольцевой регистр сдвига, шины управления, элементы И по количеству разрядов кольцевого регистра сдвига и элемент ИЛИ, причем выходы разрядов кольцевого регистра сдвига соединены с информ:.ционнгми входами элементов И, управляющие входы которых подключены к соответствующим адресным шинам, а выходы соединены со входами элемента ИЛИ, информационные входы кольцевого регистра сдвига подключены к соответствующим шинам логических "0" и "1", вход разрешения записи кольцевого регистра сдвига соединен с шиной "обращение" 1).Недостатком этого устройства является равенство количества адресных шин с количеством хранимых чисел в устройстве, так как при большом количестве записанных чисел требуется один дешибратор на такое же количество выходов, для построения которого требуется много оборудования,Цель изобретения - упрощение устройства и уменьшение потребляемоймощноти устройством.Указанная цель достигается тем,что в устройство введена втораягруппа адресных шин, к которой подключены соответствующие управляющиевходы элементов И.На Фиг. 1 показана блок-схема устройства для хранения пятиразрядныхдвоичных чисел; на биг. 2 - ориентированный эйлеров граб для пятиразряд 15 ных двоичных чисел.Предлагаемое ПЗУ одержит кольцевой регистр 1 сдвига, состоящий изячеек 2, памяти, элементы И 3. элемент ИЛИ 4, шины управления: тактовую20 5 и "обращение" б, первую группу адресных шин 7, логические "1" и "0"соответственчо 8 и 9, установки 10в исходное состояние, вторую группуадресных шин 11.2 Информационные выходы кольцевогорегистра 1 сдвига, которыми являютсявыходы его ячеек 2 памяти, подключечы к информационным входам элементовИ 3, выходы которых соединен со вхо 30 дами элемента ИЛИ 4. Тактовая шинауправления соединена с тактовыми входами ячеек 2 памяти, а шина 6 обращение" - со входом разрешения записи кольцевого регистра 1 сдвига. Первый управляющий вход элементов И 3 соединен с одной из адресных шин первой группы адресных шин 7, ИнФормационные параллельные входы кольцевого регистра 1 сдвига подключены либо к шине 8 .логической "1", либо к шине 9 логического "0". Второй управ ляющий вход элементов И 3 соединен с одной из адресных шин второй группы адресных шин 11.Кольцевой регистр 1 сдвига предназначен,цля записи начального кода числа, определяемого соединением информационных параллельных входов кольцевого регистра 1 сдвига с теми или иными шинами 8 и 9 логических "1" и "О" и является накопителем информации. Изменяя подсоединения входов регистра 20 сдвига к логическим шинам 8 и 9, изменяется начальный код, записываемый в регистр сдвига, и тем самым изменяется массив чисел, запис"анный в устройство. Разрешение на запись этого кода осуществляется путем подключения шины 6 "обращение" ко входу разрешения записи регистра 1 сдвига. Организация произвольной выборки чисел по данному адресу осуществляется путем подсоединения управляющих входов элементов И 3 к группам адресных шин 8 и 11, Для выборки одного числа надо первый и второй управляющие входы соответствующего элемента И 3 под ключить к выбранным адресным шинам из первой и второй групп адресных шин 7 и 11 соответственноПредлагаемое устройство работает. следующим образом.Перед обращением к устройству кольцевой регистр 1 сдвига находится в исходном состоянии, при котором в его ячейки 2 памяти записаны нули.При подаче импульса обращение" на вход регистра 1 приходит разрешаю щий сигнал и в регистре записывается начальный код числа, При этом возбуждены по одной выбранной адресной шине в первой и второй группе адресных шин 7 и 11, с которых разрешающие у сигналы поцаются соответственно на первый и второй управляющие входы о,цного из элементов И 3, на информационном входе которого устанавливается инФормация соответствующего разряда начального кода числа, который через элемент ИЛИ 4 поступает на выход устройства. Затем Формируется тактовый сигнал на шине 5 и информация сдвигается в регистре 1 по кольцу на один разряд, подключая к выхо ду устройства слецующий разряд начального кода, который будет вторым разрядом выбранного из устройства числа. После проведения исдвигов посредством подачи итактовых сиг 65 налов, все и разрядов выбранного числа оказываются считанными на выходе устройства, После сформирования на выходе устройства и разряда на шине 10 установки в исходное состояние Формируется сигнал, который устанавливает в нулевое состояние регистр 1, и устройство готово к следующему обращению.В запоминающем устройстве,(диг. 1)хранится 16 пятиразрядных двоичныхчисел. Выходы ячеек 2 памяти подсоединены к шинам 8 и 9 логических "1"и "0" согласно начальному коду1000010100111101, который являетсякодом ориентированного цикла, образованного ориентированным эйлеровымграФом,Для пятиразрядных двоичных чиселориентированный эйлеров граФ (лиг, 2)имеет 25 ребер, Каждому ребру граФапоставлено в соответствие одно пятиразрядное число. Замкнутая последовательность чеповторяющихся реберпри их последовательном обходе в направлении стрелок образуют цикл, Дляполучения кода ориентированного цикланадо взять старшие разряды чисел, которым соответствуют ребра цикла припоследовательном обходе цикла в направлении стрелок, Начинать обходцикла можно с любого ребра, принад -лежащего данному циклу,Начальному коду, записываемомув регистр 1, соответствукт следующие16 пятиразрядных чисел10000 01010 00111 1101100001 10100 01111 1011000010 01001 . 11110 0110000101 10011 11101 11000Эти числа получаются из начального кода путем исдвига (где иразрядность чисел) в направлении отмпадших разрядов к старшим (влево)100001010011110100001010011110110001010011110110ОО 101 ОО 1111 ОггОО01,01001111011000В результате в столбцах получается 16 пятиразрядных чисел, которые формируются на выходе ячеек 2, 1, 2, 2 памяти и т. д.Для выборки из устройства, например, числа 10000 по адресу, по которому возбуждаются первые адресные шины из групп адресных шин 7 и 11, на; до первый управляющий вход элемента И 3,1 подсоединить к первой адресной шине из первой группы адресных шин 7, а второй управляющий вход элемента И 3,1 - к первой адресной шине из второй группы адресных шин 11.Если в устройство надо записать другой массив инФормации такого же объема, то следует входы ячеек 2 памяти годсоединить к шинам 8 и 9 ло815769 формула изобретения б гич;ских "1" и "0" согласно такому коду ориентированного цикла, который соответствует этому массиву информации.Таким образом, в известном устройстве для выборки 16 чисел необходимо 16 адресных шин, а в предлагаемом 8: В первом случае потребуется дешифрирующее устройство, состоящее из одного дешифратора на 16 выходов, во втором - дешифрирующее устройство из двух дешифраторов на 4 входа каждый.В предлагаемом устройстве сокращается количество адресных шин, и, как следствие, уменьшается количество оборудования для построения дешифрирующего устройства, что ведет, в вою очередь, к уменьшения потребл- емой мощности. Постоянное запоминающее устройствопо авт. св, Р 565326, о т л и ч а ющ е е с я тем, что, с целью упрощения устройства и уменьшения потребляемой мощности, в него введена вторая группа адресных шин, к которойподключены соответствующие управляющие входы элементов И,Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР7 565326, кл. С 11 С 17/00, 1977815769 00000 г.2 оставитель В, Муратовехред М.Табакович Корректор А. Гриценк Заказ 1044/8 д 4/ ППП "Патент, г. ужгород, ул. П я, 4 Редактор Н. Лаэаренк Тираж 645 ВНИИПИ Государственного к по делам изобретений и 1 30 35 р Москва, Ж, Раушс