Устройство для программной реали-зации переключательных cxem

(23) Приоритет -Опубликовано 15.03.81 Гасударственный кемите СССР ло делам изобретений и открытий32 УДК 088.8 юллетень10 та опубликования описания 25.03.8 Й.1 Гонндратьег,ДУ гс. Б. Кошево 71) Заявите ЛИЗА 54)УСТРОЙСТВО ДЛЯ ПРОГРАММНОЙ Р ПЕРЕКЛЮЧАТЕЛЬНЫХ СХЕМ к автоматике, в управлению техем.для программнойных схем, содерующих элементов,ления 1.яется невозможых форм булевых редлагаемому явограммной реалисхем, содержащее ата, элемент И, торой уьел инверНедостатком его является невозможность реализации скобочных форм.Цель изобретения - расширение функциональных возможностей за счет реализации скобочных форм.Поставленная цель достигается тем, что в устройство введены блок проверки на нечетность, ячейки памяти, распределитель и блок подсчета числа, ответвлений диаграммы, причем первые входы блока проверки Изобретение относится частности к программному нологическим оборудовани Известно устройство реализации переключатель жащее матрицу коммутир блок памяти и блок управ Недостатком его явл ность вычисления скобочн функций. Наиболее близким к п ляется устройство для пр зации переключательных триггер, триггер результ элемент ИЛИ, первый и в тирования 2.МУ СВИДЕТЕЛЬСТВУ на нечетность, ячеики памяти и распределителя объединены между собой и являются управляющим входом устройства, второй вход блока проверки на нечеткость является входом аргумента, а выход соединен с первым входом триггера и вторым входом ячейки памяти, выход которого соединен со вторым входом распределителя, третий вход которого подключен к выходу ячейки памяти, а выходы распределителя соединены с входами блока подсчета числа ответвлений 1 о диаграммы, выход которого соединен со вторым входом триггера.На фиг. 1 приведена схема устройства;на фиг. 2 - пример лестничной диаграммы.Устройство содержит триггер 1, блок 2проверки на нечетность, блок 3 определенияконфигурации диаграммы, включающийячейку 4 памяти, распределитель 5, блок 6 подсчета числа ответвлений диаграммы.На первый вход блока проверки на нечетность через управляющий вход устройства подаются сигналы: значение аргумента, указанное на лестничной диаграмме и ответвление справа вниз. На первый вход ячейки 3 - 1 памяти подается сигнал ответвление справа вниз, а на первый входз81 распределителя 3 - 2 подаются сигналы: ответвление слева вниз, ответвление справа аИз и ответвление справа вверх. Ьлок 6 подсчета числа ответвлений диаграммы может, например состоять из двоичного реверсивного счетчика и дешифратора. Двоичный реверсивный счетчик имеет вход сложение, вход вычитание и вход установки нуля, выходы двоичного реверсивного счетчика соединены со входами дешифраторя При этом первым входом блока 3- -3 нужно припять вход вычитание двоичного реверсивного счетчика, вторым входом блока 3- - 3 нужно принять вход сложение двоичного реверсивного счетчика, а выходом блока 3 - 3 будет выход дешифратора.Устройство работает следующим образом.В кацссБе примера для поясцеция процесса ыч ислени я испоьзхстс 5 Нсрск,ючс- тельца схема, изображенная в Виде есгцичцой;иаграммы (фРг. 2).Дх 5 любой цереключательной схемы Вычисление ведется в следующем порядке: вычисление начинается с аргумента, расположенного в верхней левой части схемы для схемы ца 1 риг. 2 это аргумент Х 1). Затем ПРОВСР 51 К)ТС 51 ЦОСЛСДОБЯТЕ,РЫО БСЕ ЯРГУГСН- ты, рясцол 1 жеццыс ця этой же ступени лестничной диаграммы, до олижяйшего ответвлса 1 я от аргумента справа вниз. При наличии ответСсРия справа вниз опускаемся ца следуон,ую ступень лестничной диаграммы вниз и иИ,дслжаеи вычисление цо этой ступени, начиная с крайнего левого аргумента и т. д. После проверки аргумента, имеощего только Огветвленис сцряя Верх поднимаемся па верхнюю стуценькх лестничной диаграммы ц продолжаем вычисление в том же порядке кяк описано выше. На фиг. 2 для иллюс 1 ряции Все аргументы пронумерованы порядке вычисления. На фиг. 2 ответлен 151 спрявя БнР 13 Ооознячены стрслками справа от аргументов Х 5, Х 8, Х 1; отетвления справа вверх об 1 озна СРь стрелками спрая от аргумецтов Х 8, Х 11, Х 2. Лл 5 Определения коцгр 11 гурации лес 1- цичцой РРя 1)Рм.1 ь Прп Вычислении исцользуОтс также ответвления слева вниз. Эти Ответвления ця фиг. 2 обозначены стрелками слева от аргхмеРто Х 2, Х-Р, Х 1.В начале вычцсле 1 ия значение функции устаЯвлцваегся равное . В процессе вы 1 цсгсцРя функция может принимать значение О в двух случаях.При,Рер 1. Фуцкци 5 принимает значение О при проверке аргумента, имеюц;его ответвление справя, если действительное значение этого аргумент совпадает со значением аргумента,указанного на лестничной диаграмме, и значение функции цри проверке цредыдуцего аргумента было равно .)риРер 2. Функция принимает значецие 0 при проверке аргумента, нс имеющего ответвления справа, если действительное 343значение этого аргумента противоположно значению аргумента, указанного на лестничной диаграмме и значение функции при проверке предыдущего аргумента было равно 1.В первом случае сразу же по наличиюответвления справа) обнаруживается дизъюцктивный член (параллельная цепочка) для той части функции, в которую входит проверяемый аргумент, и установка значения О для функции означает, что про- О веренный член дизъюнкции равен 1, следовательно, вся дизъюнкция равна 1 и остается найти лишь последний аргумент последнего члена дизъюнкции, после проверки которого функция вновь должна принять 5значение равное 1. Этот последний аргумент находят по следующему правилу. По ходу вычисления (описанному выше) подсчитыВается число ответвлений справа вниз и справя вверх. Тот ближайший шаг вычислений, в котором число ответвлений спра ва вверх превышает на единицу число от.ветвлений справа вниз указывает на последний аргумент последнего члена данной ,Изькэнкции. При этом фхнкцияцимяет значение 1 и вычисление продолжается.25Если же при проверке аргумента, имеющего ответвление справа вниз, его дейститеггьное состояние не совпадает с состоянием, указанным на лестничной диаграмме ц цредыдуцее значение функции равно 1., то это значение функции сохраняется. Это означает, что проверецп 1 й член дизькэнкции ранец О и необходимо вычислять остальные пены дизъюнкции.Во втором случае необходимо выяснитьимеет ли часть функции, в которую входит только что проверенный аргумент, дизъюнктцвцый член. Если такого члена нет, то можно утверждать, что функция равна 0 и это значение сохраняется до конца Вычислений. Наличие дизъюнктивного члена опредсгется по следующему правилу. По ходу ы 1 исления функции подсчитывается количество ответвлений слева вниз и справа циз. Если в каком-то из шагов вычислений число ответвлений справа вниз преВысит на единицу число ответвлений слева45 вниз, это является указанием на наличиедизьюнктивного члена к той части функции, которая приняла значение 0. Г 1 ри этом в следующем шаге вычислений функция вновь принимает значение 1 и вычисление501 родол жается.Описанный порядок и правила вычисления позволяют однозначно определить значение функции, а, следовательно, автоматизировать процесс программной реализации .кэбой сколь-угодно минимизированной переклОчательРой схемы.В начале вычисления триггер 1 находится в единичном состоянии значение функции равно 1). В процессе вычисления последовательно, по шагам для каждого аргумента переключательной схемы на первый вход блока 2 подаются сигналы: значение аргумента, указанного на лестничной диаграмме и ответвление справа, а на второй вход этого блока подается сигнал действительного состояния аргумента, Если для какого-либо аргумента, действительное состояние аргумента совпадает с значением аргумента, указанного на лестничной диаграмме, и имеется сигнал ответвление справа, то на выходе блока 2 проверки на нечет- ность появляется сигнал, устанавливающий триггер 1 в нулевое состояние, функция принимает значение 0 (пример 1, описанный в кратком пояснении процесса вычисления) . Наличие сигнала ответвление справа при установке триггера 1 в нулевое состояние запоминается в ячейке 4 памяти. Сигналы с выхода триггера 1 и ячейки 4 памяти, поступающие на второй и третий входы распределителя 5 организуют работу распределителя 5 таким образом, что на первый выход распределителя 5 подаются сигналы ответвление справа вниз, а на второй выход распределителя 5 подаются сигналы ответвление справа вверх. Эти сигналы соответственно поступают на первый и второй входы блока 6. Когда количество сигналов ответвление справа вверх превысит на единицу количество сигналов ответвление справа вниз, на выходе блока 6 появляется сигнал, устанавливающий триггер 1 в единичное состояние (функция принимает значение 1) и вычисление продолжается.Если же для какого-либо аргумента, действительное состояние аргумента не совпадает с значением этого аргумента, указанного на лестничной диаграмме, и сигнала ответвление справа нет, то на выходе блока проверки на нечетность также появляется сигнал, устанавливающий триггер 1 в нулевое состояние, функция принимает значение О.Отсутствие сигнала ответвление справа при установке триггера 1 в нулевое состояние запоминается в ячейке 4 памяти. Сигналы с выхода триггера 1 и ячейки 4 памяти организуют работу распределителя 5 таким образом, что на первый выход распределителя 5 подаются сигналы ответвление слева вниз, а на второй выход распределителя 5 подаются сигналы ответвление справа вниз. Эти сигналы, соответственно, поступают на первый и второй входы блока 6. Когда количество сигналов ответвление справа вниз превысит на единицу количество сигналов ответвление слева внизЭна выходе блока 6 появляется сигнал, устанавливающий триггер 1 в единичное состояние (функция принимает значение 1) и вычисление продолжается. После проверки всех аргументов реализуемой переключательной схемы значение функции (1 или 0) снимается с. выхода устройства.Предлагаемое устройство для программной реализации переключательных схем по сравнению с известными образцами аналогичного оборудования расширяет функциональные возможности и повышает надежность устройства.формула изобретенияУстройство для программной реализации переключательных схем, содержащеетриггер, выход которого является выходомустройства, отличающееся тем, что, с цельюрасширения функциональных возможностейза счет реализации скобочных форм в неговведены блок проверки на нечетность, ячейка памяти, распределитель и блок подсчетачисла ответвлений диаграммы, причем первые входы блока проверки на нечетность,30 ячейки памяти и распределителя объединены между собой и являются управляющимвходом устройства, второй вход блока проверки на нечетность является входом аргумента, а выход соединен с первым входомтриггера и вторым входом ячейки памяти,выход которого соединен со вторым входомраспределителя, третий вход которого подключен к выходу ячейки памяти, а выходыраспределителя соединены с входами блока подсчета числа ответвлений диаграммы,40 выход которого соединен со вторым входомтриггера.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМо 454547, кл. б 06 Г /00, 1972.45 2. Авторское свидетельство СССРМ 61004, кл. б 06 Р 7/00, 1975.Корректо Подписнота СССРытий аб., д. 4/5 Проектная Составитель Е. Пупырехред А. Бойкасираж 745дарственного комитеизобретений и открЖ - 35, Раушская ннт, г. Ужгород, ул