Логический автомат

(23) Приоритет Опубликовано 15.12,80. Бюллетень .% 46 по делам изобретений и открытийДата опубликования описания 15,12.80(54) ЛОГИЧЕСКИЙ АВТОМАТ Изобретение относится к автоматике и вы. числительной технике и может быть использо. вано для получения управляющих сигналов в дискретных системах автоматизации.Известен логический автомат, работа кото 5 рого осуществляется по заданной программе, Имеющиеся в нем блок ввода переменных, блок памяти, блок задержек подают сигналы непосредственно и через элементы НЕ на программочоситель 1.Недостатками автомата являются ограничен. ность функций управления, возникающая из-за того, что преобразование входной информации в выходную происходит с помощью программоносителя и считывающего устройства, считывание информации с программоносителя, содержа. щего программу, обуславливающее жесткую неизменяемую последовательность образования управляющих воздействий; недостаточно полный контроль правилыьэсти срабатывания автомата.Наиболее близким к изобретению техничес. ким решением является логический автомат, содержащий блок памяти, блок элементов задержки, блок вывода, первая группа выходов которого является выходом устройства, элемент ИЛИ, выходом соединенный через элемент НЕ с первым входом элемента И, программоноси. тель, входы блоков вывода, элементов задержки, блока памяти соединены с соответствующими выходами программоносителя, первый и второй входы блока ввода являются входом устройства, а третий и четвертый входы соединены с выходами блока элементов задержки и блока памяти соответственно, выходы блока ввода соединены со входами программоносите. ля, прямые выходы программоносителя соеди. иены со входами элемента ИЛИ, выход которого соединен с первым входом элемента И, инверсные выходы программоносителя соеди. иены со входами элемента И, выход которого через элемент НЕ соединен со вторым входом элемента И, выходом через программоноситель соединен со входами блоков вывода, элементов задержки и блока памяти 12.Основной недостаток логического автомата - ограниченность функций управления из-за наличия жесткой неизменной программы, а так же низкие скоростные характеристики.788110Цель изобретения - расширение функциональных возможностей устройства за счет отработки заданной программы как в прямом так и в обратном направлениях.Поставленная цель достигается тем, что устройство содержит первый и второй дешифра.торы, первую, вторую, третью и четвертуюгруппы элементов И, группу элементов ИЛИ, шифратор, коммутатор, элемент задержки, блок синхронизации, причем вторая группа выходов 10 блока вывода соединена со входами блокаэлементов задержки, первая группа выходов которого соединена со входами первого дешифра.тора, а вторые выходы - с информационнымивходами блока памяти, выходами соединенного 15 со входами второго дешифратора, выходы первого дешифратора соединены с первыми входами элементов И первой, второй и третьей групп, вы.ходы второго дешифратора соединены с первыми входами элементов И четвертой группы и со вто)1 рыми входами элементов И первой и второй групп, первый выход блока синхронизации соединен с управляющим входом блока памяти, второй итретий выходы блока синхронизации соединены с третьими входами элементов И первой и второй 25 групп соответственно, четвертый и пятый выходы блока синхронизации соединены со вторыми вхо.дами элементов И третьей и четвертой групп соответственно,выходы элементов И первой, второй, третьей и четвертой групп соединены с первы.ми входами соответствующих элементов ИЛИ группы, выходы которых соединены со входами шифратора, вторые входы элементов ИЛИ группы соединены с выходами коммутатора, выходы шифратора соединены со входами бло.ка вывода третья группа выходов которого соединена со входами элемента ИЛИ, шестой выход блока синхронизации через элемент задержки соединен со вторым входом элемента И, выход которого соединен со входом блокасинхронизации. На чертеже представлена блок. схема устройства,Устройство содержит первый и второй дешифраторы 1 и 2, первую, вторую, третьюи четвертую группы элементов, И 3 - 6, группуэлементов ИЛИ 7, коммутатор 8, шифратор 9,блок 10 вывода, элемент ИЛИ 11, элементНЕ 12, элемент И 13, блок 14 синхронизации,50блок 15 элементов задержки, блок 16 памяти,элемент 17 задержки.Устройство работает следующим образом.Программу, подлежащую отработке, задаютв виде матрицы, число строк которой равночислу тактов программы, а число столбцов -55числу переменных. Элементы исходной матрицыотображают в структуре дешифраторов и шифра.тора с помощью наборных полей. 4Логический автомат работает по заданной программе, выдавая на выходах последователь. ности комбинаций сигналов, определенные последовательностью строк в матрице.Информация, получаемая на выходах блока 10 вывода в каждый момент времени опреде. ляется двумя группами сигналов: первая группа сигналов соответствует информации, полу. ченной на выходах автомата в предыдущий (т - 1)-ый момент времени, а вторая группа сигналов - информации, полученной в (т - 2)оймомент времени. Обе информации сохраняют. ся до настоящего времени т, причем информация (т - 1).го момента сохраняется с помощью элементов задержки.,Это позволяет автомату работать в требуемом масштабе времени. На выхо- дахр автомата в каждом такте т работы (в каждом рассматриваемом моменте времени т) появляется комбинация сигналов, определя. емая как Е= 2(Ь 1)Е(2-ц)где Е(,), Е(- комбинации сигналов, полученные на выходах авто.мата соответственно в (т) и (т) тактах.Для получения сигналов Ъ блок 16 памяти посылает на выходы дешифратора 2 сохранен. ную информацию о (т - 2)-м такте, а блок 15 элементов задержки посылает в дешифратор 1 информацию о (т - 1).м такте, задержанную до настоящего момента. На соответствующих выходах дешифраторов 1 и дешифратора 2 появляются сигналы, которые поступают на соответ. ствующие входы элементов И групп 3 - 6,При правильной рабой логического автомата на вторые входы элементов И групп 5 и 6 по. даются нули, так как сигнал на выходе элемента И 13 отсутствует, Сигнал с выхода одного иэ элементов И групп 3 или 4 проходя через соответствующий элемент ИЛИ группы 7 посту) пает на вход шифратора 9 и размножается: на его выходах в комбинацию и двоичных сигналов, соответствующую такту т. Сигналы этой комбинации поступают на входы блока 15 за.держки. Элементы блока 15 задерживают сигналы такта т на время т. и заносят в течение этого времени сигналы (т - 1)-го такта с блока 15 задержки в блок 16 памяти, после чего пропускают сигналы такта т на входы щшифратора 1, Таким образом, в следующий момент времени на входах дешифратора 1 появляется комбинация сигналов такта т, а на входах дешифратора 2 - комбинация сигналов (т - 1)-го такта. На выходах автомата в этот момент вре. мени возникает комоинация сигналов, определяемая(+1) =(-1)Эта комбинация поступает на входы блока 15задержки и осуществляется следующий тактработы.Число тактов, заданное программой, составляет один цикл работы автомата, Так как соединения выходов дешифраторов с входами элементов И групп 3 и 4 образуют кольцевую схему, то после отработки последнего такта цикла 1 = п 1 выполняется следующий такт, в котором комбинации сигналов на выходах соответствуют первой строке матрицы. Циклы могут повторяться бесконечно, Комбинации на выходах автомата можно получать как в 10 прямой, так и в обратной последовательности., Контроль информации и возможная обработка ложной информации происходит следующим об. разом, Для прохода сигналов через элементы И групп 3 и 4 необходимо, чтобы обе комбина.1 ции сигналов, поступившие одновременно на входы дешифраторов, соответствовали двум со. "едним строкам заданной матрицы. Кроме того, из двух соседних комбинацийпоявившаяся на входах дешифратора 1, должна соответствовать 20 комбинации (т - 1)-го такта, а комбинация, появившаяся на входах дешифратора 2 - комби. нации сигналов (г - 2)-го такта, Это возможно в том случае, если программа отрабатывается безошибочно, соответственно заданной матрице (как в прямом, так и в обратном направлении). Это также возможно, если на входах обоих де. шифраторов появляются одновременно ошибочные, ьэ соседние комбинации сигналов (для неполных дешифраторов только те, которые вхо- ЗО дят в набор сигналов, реализуемых дешифрато рами) и только такие, перестановка которых соответствует вбранному направлению програм. мы. 35Выявление ошибки и коррекция программы происходят следующим образом. При безошибоч. ной работе автомата сигналы, появляющиеся в каждом такте на третьей группе выходов блока вывода, отключают, через элемент ИЛИ 11, элемент НЕ 12, находившийся до этого во включенном состоянии. Сигнал, подаваемый к этому времени через элемент 17 задержки на второй вход элемента И 13, включает его. В том случае, если в блок задержки поступает вместо правильной (1 + 1)-ой комбинации ошибочная комбинация сигналов, то автомат оказывает защитное действие и в момент подачи тактирующего сигнала на выходе элемента И 13 появ. ляется сигнал ошибки, Сигнал ошибки поступает в блок 14 синхронизации, проходя через второй элемент И 20, на втором входе которого присутствует сигнал с нулевого выхода триггера 19, через элемент ИЛИ 21, поступает на счетный вход триггера, Триггер переключается, и на его единичном выходе появляется сигнал. Этот сигнал проходит на вторые входы элементов И групп 5 или 6 (например на вхо. ды элементов группы 5 - прямое направление программы). Так как на входы дешифратора 2 поступает информация (1 - 1)-го такта (согласно прямому направлению), то включен (1 - 1)ый выход этого дешифратора, Сигнал с (1 - 1).го выхода дешифратора 2 и сигнал с единичного выхода триггера, поступая на оба входа элемен. та И 1 группы 5, включают его. На выходах блока 10 вывода появляется комбинация сигналов 1-ой строки матрицы, которая проходит в блок 15 элементов задержки. К этому моменту времени на входы дешифратора 1 посту. пает с блока задержки комбинация сигналов 1.го такта. На входах дешифратора 2 сохраняет. ся комбинация сигналов (1 - 1)-го такта. Эти комбинации .сигналов преобразуются на выходах автомата в комбинацию сигналов, соответствующую (1+1)-ой строке матрицы. Автомат пере ходит к основному режиму работы согласно за. данной программе.Таким образом, введение дополнительных блоков и связей позволяет отрабатывать заданную программу в прямом и обратном направлениях и проводить в процессе работы обнаружение и исправление некоторых внутренних ошибок,Формула изобретения Логический автомат, содержащий блок памяти, блок элементов задержки, блок вывода, первая группа выходов которого является выходом устройства, элемент ИЛИ, выходом соединенный через элемент НЕ с гервым входом элемента И, о т л и ч а ю щ и й с я тем, что,сцелью расширения функшональных возможностей за счет отработки заданной программы как в прямом, так и в обратном направлении, он содержит первый и второй дешифраторы, первую, вторую, третью и четвертую группы элементов И, группу элементов ИЛИ, шифратор, коммутатор, элемент задержки, блок синхронизации, причем вторая группа выходов блока вывода соединена со входами блока элементов задержки, первая группа выходов кото. рого соединена со входами первого деш фратора, а вторая - с информационными входами блока памяти, выходами соединенного со вхо. дами второго дешифратора, выходы первого дешифратора соединены с первыми входами элементов И первой, второй и третьей групп, выходы второго дешифратора соединены с первыми входами элементов И четвертой группы и со вторыми входами элементов И первой и второй групп, первый выход блока синхронизации соединен с управляющим входом блока памяти, второй и третий выходы блока синхронизации соединены с третьими входами элементов И первой и второй групп соответственно, четвертый и пятый выходы блока синхронизации соИсточники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР Х 27656, ,кл. 6 06 Е 7/00, 1969.2. Авторское свидетельство СССР й 433477, кл. 6 06 Е 7/00, 1974 (прототип),оставитель В. ЕвстигнеевехРед И. Асталош орректор С Шекмар Редактор И, Нанкин Тираж 751ВНИИПИ Государственного комитета ССпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д сное Заказ 8352/5 4/5 роектная, 4 ППП "Патент", г, Ужгород 7 .788110 8единены со вторыми входами,элемапов, Й треть- синхронизации через элемент задержки саеди.ю ;ей и четвертой групп соответственно, выходы нен со вторым входом элемента И, выход козлементов И первой, второй, третьей и четвер- торого соединен со входом блока синхрокиза.той групп соединены с первыми входами соот ции,ветствующнх элементов ИЛИ группы, выходыкоторых соединены со входами шифратора,вторые входы элементов ИЛИ группы соедине.иы с выходами коммутатора, выходы шифра.тора соединены со входами блока вывода,третья группа выходов которого соединена совходами элемента ИЛИ, шестой выход блока